[理工] 106台大电机计组 memory bandwidth

楼主: dsa66253 (Kobe Mary)   2019-12-19 21:52:19
不好意思 请问一下这题的机制是什么?看起来有点简单,但就是想不到他们之间的关系
https://i.imgur.com/dNeV17e.jpg
作者: mistel (Mistel)   2019-12-19 22:15:00
我自己是想成一个处理器可以在一个clock cycle内产生3个memory access指令,又cache跟处理器的cycle差2倍,所以这时cache要增加2倍频宽才能在一个cache clock内接受cpu的3次存取要求,所以3*2=6
楼主: dsa66253 (Kobe Mary)   2019-12-19 23:07:00
我了解了 谢谢m大

Links booklink

Contact Us: admin [ a t ] ucptt.com