[理工] 成大电机101 计组

楼主: sunwaiteric (山味)   2019-12-19 18:17:23
http://i.imgur.com/l9HurO1.jpg
请问第九题的b为何是错误的??
作者: b10007034 (Warren)   2019-12-19 23:39:00
这题的架构应该有包含TLB,那你要page fault之前要先TLB miss,此时page fault的data flow就不在IF orMEM stage了*Datapath,用错字了
作者: mistel (Mistel)   2019-12-19 23:50:00
请问b大是指TLB miss 管线内的指令不会stall吗
作者: b10007034 (Warren)   2019-12-19 23:56:00
如果只单考虑不含TLB的架构也不可能,因为page table放在memory,你要知道是否page fault要先存取memory,CPU的速度比memory快很多...造成TLB miss的指令(lw or sw or...)会有exception使得pipeline被flush掉,处理完之后刚刚那个lw or sw的addr.还是有可能造成page fault...
作者: mistel (Mistel)   2019-12-20 00:04:00
了解 因为每次算memory stall cycle这种计算题都会误认为一般观念题也是普通pipeline machine而不是超纯量管线..还是我搞错了,B大不是在说进阶管线?https://i.imgur.com/RSWMyS0.jpg 我是想到课文的第一段
作者: b10007034 (Warren)   2019-12-20 10:43:00
我原来以为会有多的指令检查page fault,可是刚刚又觉得不合理,翻了课本还真的有写https://i.imgur.com/15gnp5s.png这下我不知道答案是怎样了,囧MMU?

Links booklink

Contact Us: admin [ a t ] ucptt.com