[理工] 计组关于 gate delay ching4562 PTT批踢踢实业坊

[理工] 计组关于 gate delay

楼主: ching4562 (monster710623) 2019-11-20 16:44:28

https://i.imgur.com/5FbCos0.jpg
https://i.imgur.com/JsXzTYO.jpg
问一下为何sum 的gate delay是2n-1啊
如下图所示 4 bits的加法器产生了s0,s1,s2,s3
不是每个sum都是3个gate delay 吗
麻烦了

作者: cry589036511 (JJin) 2019-11-20 18:30:00

每一bit进位输出c需要2个gatedelay,最候一个adder需要2n-1个gate delay拿到上一位进位c,拿到进位后需要3个delay算出最后的sum

继续阅读

[理工] 线代 traceAdonisLam [理工] 台大电机 97资结 11 15题 tree rotationdsa66253 [理工] 作业系统 deadlocklucy35 [理工] 张凡计组第六章习题Justapig ［理工］线代维度与onto问题yibalababa [理工] 线代矩阵运算 1-40u0424064 [理工] 计组_97台科电子fmtshk [理工] 线代观念shinle14 [理工] 计组_成大107fmtshk [理工] 107中山资结！Aa841018

Contact Us: admin [ a t ] ucptt.com