https://i.imgur.com/SNOG29T.jpg
https://i.imgur.com/kSTn2DI.jpg
这题一直搞不懂，因为以cycle来看的话，同时会有不同指令在不同阶段执行，那也就是
说有可能一方面mem write=1另一方面MemtoReg=1吗？
我是以这为前提去做，却发现有些矛盾的地方，比如说：9 cycle时，没有任何指令的ID
在执行，但RegDst却=1、7 cycle forward A=00 forward B=01
但我算却是 instruction 4 forward instruction 5

RegDst在EX stage 然后这题的FowardB线路跟原版的不太一样 要注意

可是在IF阶段就知道指令了吧？那时候就可以决定RegDst control signal了不是吗？

#1S9QrgGJ我之前也有问过类似的问题可以参考下面的推文，在上册的P.439，把那个表格背起来，对照一下应该就出来了补充一点，如s大所说，这题forward不太一样，主要看的是那些control signals在哪个阶段(EX. Mem.)决定