[理工] 计组题库

楼主: AAQ8 (不要就是要)   2019-01-11 21:52:16
https://i.imgur.com/UOImDnM.jpg
https://i.imgur.com/5TPjn6v.jpg
https://i.imgur.com/blN2HSM.jpg
https://i.imgur.com/a1ojCbD.jpg
第一张图片的(c)
想请问这两个机制不都是write hit的时候发生的吗
为什么会有miss rate
第二张图片的(e)
整段看起来满顺的 不知道错在哪里
第三张图片的(d)
有点看不懂题目在讲什么
感谢大家
作者: dumpling1234 (dumpling)   2019-01-11 21:57:00
第二个 cpu 不用等 buffet writing 吧
作者: b10007034 (Warren)   2019-01-11 22:09:00
除非满了才要等
作者: A4P8T6X9 (残废的名侦探)   2019-01-11 22:20:00
第一题是说使用写穿跟写回来设计的快取会有相同的 missrate
楼主: AAQ8 (不要就是要)   2019-01-11 22:41:00
如果是写穿的话,miss penalty会是写到memory的时间而已,还是写到memory的时间加上搬block上来cache的时间?
作者: z3588191   2019-01-11 23:40:00
用到哪些reg是compiler compile时才决定的
作者: b10007034 (Warren)   2019-01-12 00:04:00
第一题应该是假设两边的miss policy一模一样,所以miss rate一样如你所想的,两个都是hit policy,所以跟miss没关系miss penalty的定义是hit下一层所需要的时间,cache本来的write through,write back没关系
作者: dumpling1234 (dumpling)   2019-01-12 02:23:00
楼主: AAQ8 (不要就是要)   2019-01-12 10:34:00
懂了 感谢各位
作者: b10007034 (Warren)   2019-01-12 14:59:00
楼上好像讲错?page变大应该是miss rate下降吧?
楼主: AAQ8 (不要就是要)   2019-01-12 15:31:00
所以第三题的意思是在说cache尽量小以降低hit time,memory尽量大以降低miss rate,是这个意思吗,之前好像听张凡说过
作者: dumpling1234 (dumpling)   2019-01-12 15:42:00
抱歉 我讲错了 想的跟打出来不一样

Links booklink

Contact Us: admin [ a t ] ucptt.com