[理工] 107 交大 记系 第16题

楼主: j5464654 (j5464654)   2019-01-08 16:40:48
(a) For a system with 64-bit logical address space, a two-level paging scheme
is appropriate.
=>False
(d) The TLB is associative, high-speed memory in which each entry consists of
a key and a value.
=>True
a选项,为什么two-level page table不适合用在64bit system?
(64bit 代表page table size可能很大,不能用multilevel page table解决吗?)
d选项,TLB不是也需要valid bit吗 这样这个选项怎么会对?
thanks
作者: b10007034 (Warren)   2019-01-08 17:33:00
a two-level仍然不够用,真实世界是4-level起跳TLB也是fully应该说要看实际情况,64bit最基本可以寻址2^64B,你要拆到多小的page table有几个前提1.要先看一个系统最少有多少process2.决定你的memory3.最后才是决定page table要多少level这边只可以肯定一件事,two-level是不可能的。b 我看错了,跟我回答的没关系TLB你的意思是a value不够用吗?不太懂你的问题
作者: ANANquenchan (ananquenchana)   2019-01-08 20:11:00
(d)我觉得它指的a key是指tag,a value指valid bit,实际上还有一格存PPN,虽然没讲到但其实叙述是对的
作者: aggress5566 (哩贺)   2019-01-08 22:13:00
事实上现在的OS还是page size还是4k为主啊...至于TLB题目只是想考ADT而已 真的要argue不只validbit 还有常见的就有 global dirty

Links booklink

Contact Us: admin [ a t ] ucptt.com