[理工] 计组 single cycle machine 上册p.389

楼主: magic83v (R7)   2018-10-02 17:35:30
https://i.imgur.com/HHet72Q.jpg
第一题问mem write控制信号产生的时间
我想法是从fetch后到data mem前这段时间要出来 有320p时间
答案是给550
不太了解答案的意思
作者: skyHuan (Huan)   2018-10-02 18:10:00
你是不是有在群组问XDMemWrite是sw的信号critical path就是lw长=1300所有指令只要比1300短不会超过1个cycle就可以顺利完成所以sw的datapath指令进入IM后control才可以开始解码,进入DM前MemWrite要被设定好,这个时间不能超过1300所以要在1300-400-350内完成lw是后面还要WB回MEM才要加上mux跟Reg的时间,sw跑到MEM就结束了所以不用再扣上面打错lw是WB回Reg
作者: LinoYo (Lino)   2018-10-02 20:30:00
不好意思,有点离题了,想问一下path长怎么不是1430是否不需要加上ALUCtrl、Sign enxtend呢 MUX也只加了一次https://imgur.com/a/dX3mb0i.jpg
作者: skyHuan (Huan)   2018-10-02 23:25:00
三条都有,最长的是critical,就是原po列的那条
作者: LinoYo (Lino)   2018-10-02 23:25:00
https://i.imgur.com/a/dX3mb0i.jpg不好意思,我贴的图哪里有错,哪边需要更正的。
作者: skyHuan (Huan)   2018-10-02 23:32:00
https://imgur.com/spac90c.jpg你贴的是对的三条同时在走,电路不会停一直在走所以要找最长的路径
作者: LinoYo (Lino)   2018-10-02 23:38:00
了解,谢谢两位热心帮忙!!

Links booklink

Contact Us: admin [ a t ] ucptt.com