[103 5c]
之前版友提供的解答
write miss 时为什么不用考虑dirty block呢?
无论是read miss 还是 write miss在write back时都需要考虑是否置换dirty block
的问题吧?
[101 5d]
这题之前的解答是给 T
有 second-level 的CLA得到c16的顺序如下:
a,b -> p,q -> P,Q -> C -> c
1 2 2 2
加起来是7 ? 应该是F ?
麻烦会的版友解答 , 谢谢

NTUEE 5(c)觉得要考虑dirty block 我觉得他解错了我用考虑dirty block下去算 (c)(d)都会是对的101 5(d) 他要求 generating c16 = C4 所以不用加最后大C到小c的2个 gate delay

谢谢说明

应该写错了 我算也是(C)(D) 话说(A)(B)应该超过频宽?

依照类似的算法a,b是不会超越,接近满载而已值得住意的是read都是以block size为单位,但write是以word为单位