※ 引述《Emerson158 (红豆 X 八嘎 X 乌鲁赛)》之铭言:
: 以下有
: 漫画《新石纪》微雷
: 不喜
: 请快左转
: (防雷页)
: 总之,
: 他们一路杀到印度-这个新人类跟数理异常强的诡异之国,
: 找到龙水的兄弟,叫什么来着 .. 窝也忘了
: 但是龙水弟根本不想上什么太空,
: 他只哀伤数千年后的蛮荒地球没有电脑 ..no CS no Life..
: 问了千空:可以做出一台电脑吗?
: 千空回:
: "半导体是地狱阿"
: "需要5年,不,10年的时间"
: 10年.. 半导体业做10年,身体都..
: 半导体产品有多难做阿?
: 千空他们会做硅晶圆半导体? 还是直接杀进III-V族化合物半导体呢?
: 由千空亲自turn参数吗?
避免读者不是产线三宝,内容不会太深,也可能和实际有点差异
不管硅晶圆制造和封装,单讲在硅晶圆上面长各种device好了
假设今天只要做1种工作电压的N和P型电晶体,配线只做1层
以应该是各家通用的标准65奈米制程为例,整个制程大概可以分成下面几个loop
1. Device分割
2. Vt-Well离子布植
3. 闸极(Gate)氧化膜(OX)、多晶硅(Poly)成膜、闸极蚀刻
4. LDD离子布植、侧壁(Spacer)成长、蚀刻
5. 源极(Source)、汲极(Drain)离子布植
6. 金属硅化物(Silicide)成长
7. 配线成长
懒得画图了,借用一下维基的图
做到6结束,Device大概会长成这个样子
https://commons.wikimedia.org/wiki/File:LDD-MOS_transistor_-_CMOS_with_STI.svg
以下稍微更详细一点的说明,搭配图片和想像力服用(不想看的可以end了)
1. Device分割
为了让device之间的工作讯号不要互相干扰,要把它分开来,维基的图里面就是STI
这个loop最重要就是长出这个STI。从一片平平的什么都没有的硅晶圆开始,要:
a. 先长氧化硅(SIO)、后长氮化硅(SIN)
b. 光阻涂布、微影、显像
为了把之后要做STI的地方打开来,用刻好的光罩对准后曝光,利用被光线照射与否
来分成显像的时候光阻是否会被洗掉或留在晶圆表面上
显像完以后图中STI的部分没有光阻,就是裸露的硅晶圆上1-a叠出来的膜
其他地方跟STI的差异就是上面有覆蓋光阻
c. STI蚀刻
1-b结束之后先挖掉SIN,再挖SIO,最后想办法挖硅晶圆一路挖到最深
d. STI填充
用SIO填满STI,但同时刚刚没被挖掉的SIN上面也会有一堆SIO
所以要用研磨的方法把多余的SIO磨掉,磨到SIN露出来为止
SIN露出来以后再把SIN拔掉,Device的分割就完成了
现在的硅晶圆上面会被STI插满,让之后Device会乖乖长在被STI围起来的范围
2. Vt-Well离子布植
这边比较简单,就是用一些杂质,从上面打进图里面看到p-doped well和n-doped well
所以需要
a. 光阻涂布、微影、显像
一次只能打一种well,所以要先用光阻把没有要打的那一边关起来这次先打p-doped
那就把n-doped关起来,p-doped打开来
b. p-doped离子布植
就打离子而已
c. 拔光阻
打完以后的光阻没用的要把它拔掉
d. 光阻涂布、微影、显像
p-doped打过了就关起来,把n-doped打开来
e. p-doped离子布植
就打离子而已
f. 拔光阻
打完以后的光阻没用的要把它拔掉
现在STI中间有很多n或p-doped well了
3. 闸极(Gate)氧化膜(OX)、多晶硅(Poly)成膜、闸极蚀刻
现在要做图中gate oxide和poly silicon
a. 先长Gate Oxide、再长poly silicon
现在整个硅晶圆表面上都被这两层膜覆蓋
b. 做n+doped和p+doped的poly silicon
纯净的poly silicon导电度太低,需要掺杂一些杂质,做法跟2-a到2-f一样
开一边打一边,就不再赘述
c. 长SIO
光阻不够坚固,不能忍受长时间的蚀刻,所以先长一层SIO
d. 光阻涂布、微影、显像
把要留下凸出来Gate形状的部分留下光阻
e. Gate蚀刻
先挖SIO,再挖poly silicon,再挖没有被poly覆蓋的Gate oxide
这时候poly上面的SIO也会顺便一起被挖掉
闸极(Gate)做好了
4. LDD离子布植、侧壁(Spacer)成长、蚀刻
a. LDD离子布植
现在要做n/p-doped well上面往gate oxide靠近的n+/p+部分,做法跟2-a到2-f一样
gate oxide正下方不会离子的原因是因为被poly silicon挡住离子就不会打进去
b. 侧壁(Spacer)成长、蚀刻
长SIN、SIN蚀刻
看似很无意义,但是因为SIN不会平坦的长,而会随着Gate的起伏成长
然后因为蚀刻具有方向性,只会向下
所以最后可以让SIN变成图里面silicon nitride spacer的样子
5. 源极(Source)、汲极(Drain)离子布植
这边很简单,做法跟2-a到2-f一样,不再赘述
会比较深比较没有往中间靠近是因为打得比较用力
还有因为上面被spacer挡住,所以离子不会跑去中间
6. 金属硅化物(Silicide)成长
这边也比较简单,用金属(钴或镍)原子打在已经做好device的整片晶圆上
然后加热到特定温度,利用金属只会和多晶硅、单晶硅形成硅化物
不会和SIN、SIO形成硅化物的特性,让silicide就只会长在Gate, Source, Drain上
到这边结束后已经跟图片长一模一样了
7. 配线成长(这边开始配这张图https://tinyurl.com/6pkt5pe7 )
配线基本上分成两个部分,一种是水平方向的叫做Metal,一种是垂直方向的叫做Via
配线就是靠一层via一层metal这样一直叠叠乐到该接的都接起来为止
然后跟最下面Device连接的Via又叫做Contact
a. 绝缘层成膜、研磨
图中紫色的部分就是绝缘层,先在整片晶圆表面都覆蓋绝缘层
然后因为绝缘层也会随着gate的起伏而起伏,所以要研磨成平的
b. Contact微影、蚀刻
用微影把要做Contact的地方(灰色短棒状)露出来,其他地方用光阻盖住
把要做Contact的部分挖洞
c. Contact金属成膜、研磨
整面长金属上去
但是连绝缘层上面也会长满金属,所以用研磨把不要的地方磨掉,磨到绝缘层露出为止
d. 绝缘层成膜
再盖一层绝缘层上去
e. Metal微影、蚀刻
用微影把要做Metal的地方(灰色长条状)露出来,其他地方用光阻盖住
把要做Metal的部分挖沟
f. Metal金属成膜、研磨
整面长金属上去
但是连绝缘层上面也会长满金属,所以用研磨把不要的地方磨掉,磨到绝缘层露出为止
接下来要更多层配线的话就重复更多次7-a到7-f就好,基本上代工厂里面的事情就这样
以上面这种device种类数来说,每个loop大概会有的stage数量是
1. 12
2. 6
3. 11
4. 8
5. 6
6. 4
7. 11
共58个stage,最后会留在成品上的材料应该有8种
把不会留在成品,但和制程直接相关的材料算进来应该至少10种以上
种类上不算太多,硅、铝还好,但是要在石之世界找砷、硼、磷之类的东西可能比较难
制造难度上来说,不管他们要不要做无尘室
第一个会碰到的问题应该是要怎么抽真空,这个应该之前做真空管就干过了也还好
第二个比较麻烦的是跟硅有关的反应温度大概都在摄氏1000度以上
可能得动员全村的人,才有办法建一台碳高炉,来产生这么高的温度
真的建出来了,就会发现成品全部被碳污染,只有一坨垃圾而已
所以如果我是千空的话,与其自己想半导体怎么做
不如想办法量产一堆复活液,划船到台湾,从新竹开始一路倒到台南
把GG和二哥的厂随便挖几个挖出来,叫复活的人全部滚回去轮班
以后就有源源不绝的半导体可以用了