小弟不才，来这野人献曝了
loading effect分两种，跟斯斯不一样，分别是marco loading 与micro loading。
Marco loading effect发生在晶圆曝露面积不同时，有不同的蚀刻率，一般文献你会看到
叫open area ratio。当open area ratio越大时，代表光阻覆蓋区越小，以同样蚀刻poly
silicon来说，open area ratio大的蚀刻率会较慢，对应的是EPD时间变长。
Micro loadind effect则是晶圆内部细微的差异，在图案密集区，如一般说的density ar
ea或称array area的蚀刻率会与periphery area不同，一般来说periphery area蚀刻率会
较快，EPD抓到之后，会再补足一定量over etch，确保array area也是有蚀刻开来。 再
微观一点的是pitch的差异，同一片wafer上有不同pitch的图案时，两种pitch也会存在不
同的蚀刻率，这些都统称micro loading。
当然，这是比较common的说法，在不同的tool与不同的gas ratio下，行为都不见得会相
同，甚至与调整压力或是功率也都会有极大的反差，这些都必须实际上机看才知道结果，
没有一以贯之的理论。顶多参考一下F/C ratio估算，大概是酱子。
抱歉，眼残没看到第二个问题
microtrench比较常发生在没有stop layer且倾斜度较大的蚀刻，比方说shallow trench
isolation。由于sidewall slop比较倾斜，蚀刻ion会顺着斜坡向下，造成坡底下的蚀刻
速率大于平面区，最终会看到—√的图型，称microtrench。除此之外，蚀刻时间较长，
易让光阻带有较高负电荷，也有同样的情况。
Fence /facet 两组一起来，多半是做dual damascene。Fence 顾名思义就是栅栏，在dua
l damascene就是hole上方的栅栏，形成原因...先跳过
facet指的是hole到trench平面间的斜坡，详情请找谷哥要图。