Re: [讨论]python 为何在ic design 不能取代perl

楼主: cyshowen (嘉义秀伊恩)   2016-03-19 23:44:22
※ 引述《ggggggh (ggggggh)》之铭言:
: perl 写起来真的比python难懂
: 但是在ic design 大家都还是只用perl而不用python去取代
: 虽说perl的字串处理非常强大, 但应该python 也已经够用了
: python 的好阅读 好写 真的比perl好用太多
: 还是有其他原因 ic design 非用perl不可呢?
认真回应你的文章好了
基本上你的问题我几个月前刚好在国外网站看过
网址懒得缩 请自己连上去
http://www.arrowdevices.com/blog/3-reasons-why-verification-
engineers-should-use-python-instead-of-perl/
会用到 perl 和 python 大部分都是做 verification 和 regression
小猪屎屋用DIC人才都找不到好的人 会用makefile就要谢天谢地了
大猪屎屋有专门的CAD部门会去做 还是只要会makefile就好了
大部分的人,
会用Perl和Python大概就是研究所对有学
或对 Linux有兴趣 或 本身是资工background,熟悉程式语言
台湾 电机 ICS 只要
学 C or C++ 做 FW
学 Verilog 写 RTL 做 DIC
学 Hspice 写 Netlist 做 AIC
学 Tool 操作 from 实验室 or 专题 or CIC
芯片设计问题 同上
题外话:听说业界的makefile都是交大研究所流出来的 XD
厉害的 DIC 具备
1. Verilog + SystermVerilog Assertion for 数位电路设计
2. Makefile or Perl or Python for 改善工作效率 and 汇整输出档
3. 熟悉 Tool 和 Debug 技巧 和 确实掌握Spec
小弟单纯浅见 就这样
作者: kamia (卡米亚)   2016-03-20 00:00:00
我是会用perl 做parsing的动作 有时也可以拿来gen rtl code特别是command register 制式的 或者是接线ad interfacemake file 我遇到是用在 写script 让自己按完enter 回家没呀 我是看我们同事会这样做 然后我们公司的tool大都用makefile 包装了 我们越来越低能 只要打make all就好XD
作者: Acme ( )   2016-03-20 00:57:00
make all透露出你公司了
作者: kikichou (下个月爆忙)   2016-03-20 01:04:00
难道真的只有我认为python语法没有较好写吗?orz
作者: locklose (允)   2016-03-20 01:33:00
我觉得 python 2 转 3 语法改动太具有杀伤力就不用了
作者: vivid23 (vivid23)   2016-03-20 01:33:00
应该很多公司都用 make all 吧
作者: locklose (允)   2016-03-20 01:34:00
make all 很赞阿(?)
作者: YKM519 (来聊天吧)   2016-03-20 01:51:00
一堆公司用make all吧
作者: s09587 (小黑)   2016-03-20 02:46:00
M也是在那边make all XD
作者: kamia (卡米亚)   2016-03-20 03:15:00
我们公司目前就是写excel 按make all就有GDS了 XDXD
作者: Skylegend (ICE)   2016-03-20 06:47:00
会HSPICE写netlist ,做AIC? 会类比的人不是因为他会写HSPICE好吗
作者: mcjk (beat me)   2016-03-20 09:28:00
Make all不是大家都这样用吗......

Links booklink

Contact Us: admin [ a t ] ucptt.com