Scability 跟硬件架构的规画有关,
规划的好, 根本不是问题
re-timing DC 就可做, 再不济,data path要加个pipe,改RTL code也是容易..
HLS基本上有其用途,但非常侷限,目前看来不可能取代手工写RTL.
※ 引述《TaipeiWind (人生太奇妙了 )》之铭言：
: 我们公司从Cadence挖了来他们HLS的RD
: 前一阵子我们一起做了一些Datapath的design 有一些心得可以分享
: HLS出来的quality要跟上hand-written 最重要的就是"coding nicely"
: 这个不是systemC 写一写就好了 需要很多时间去refine source code
: 我自己觉得HLS的强项是scalability 像是矩阵运算上的dimension
: 或是technology的scaling, ex: 14nm的design转到40nm上面 可以让HLS帮你
: re-pipeline
: 不过LEC, ECO, readability确实都是难解的问题
: 以蔽公司而言 之前产品算是小部分使用 之后将会越来越多block采用HLS
: FYI.
: ※ 引述《leftgirl (就是爱穿短裙逛街)》之铭言：
: : high-level synthesis(HLS) 我略懂，可以分享一些讯息给你。
: : 如果你是要做 HLS核心算法的研究(scheduling, resource binding等)，建议不要。
: : paper已经很难发了。如果是要做更上层(System-level)的研究，那还有一些发展空间。可参考 UCLA
: : Jason Cong实验室发的paper，他们有一些结合 HLS 研究。
: : 如果对HLS历史背景有兴趣，可以参考 "High-Level Synthesis: Past, Present,
: : and Future, 2009"这篇论文，里面有探讨过去HLS失败与最近HLS比较成功的原因。
: : 目前主流的HLS Tool有
: : Synopsys Synphony C Complier，其前身叫做 PICO，从Synfora买来的。
: : Cadence C-to-Silicon Complier and Cynthesizer，Cynthesizer是从Forte Design
: : System买来的
: : NEC CyberWorkBench
: : Calypto Catapult C。Catapult C本来是Mentor Graphic的Tool。
: : Xilinx Vivado HLS，其前身是AutoESL's AutoPilot。
: : 业界有没有人用？有，国外和台湾都有。
: : 有没有真的Tapeout？有，国外台湾都有。
: : 有没有搞头？真的只有天知道。
: : 目前RTL仍是设计主流没错，毕竟这是大家熟悉的东西。用SystemC / C 来设计电路，
: : 对大部分的designer来说仍比较陌生，毕竟HLS需要一些learning curve，大家在公
: : 司schedule都很紧的情况下，不见得有空来学这个。此外，HLS要跟目前RTL flow整
: : 合，还有一些技术不够成熟。(如：C-to-RTL equivalent checking, ECO issue等)
: : 这些都是HLS还无法全面打入市场的原因。