※ 引述《Run0717 (润)》之铭言：
: 恭喜考上中正资工所的学弟妹，
: 我是钟老师的研究生，
: 以下提供我们实验室的简介，
: 让有心投入 IC 设计领域研究的学弟妹多一个参考的方向。
: 实验室中文名称：硅传感器与系统实验室
: - 英文名称：Silicon Sensor and System Lab (S3Lab)
: 老师的个人网页：http://www.cs.ccu.edu.tw/~wildwolf/
: 实验室成员网页：http://www.cs.ccu.edu.tw/~wildwolf/S3LAB.html
: 我们实验室可以学习到非常底层的 IC 设计知识。
: 包含从 verilog code 的撰写、利用 Synthesis 软件完成 pre-layout simulation、
: 到后续的 auto placement & routing、post-layout sumulation、芯片 tape-out
: 等等完整的数位 IC 设计流程。
: 而这些 EDA tool 也是外面业界在使用的工具，
: 不怕毕业后找不到工作，进公司后可以立刻上手。
: 即使没有任何 verilog code 的写作经验，
: 实验室也提供了完整的训练流程提供给新生，
: 让新生从变量的宣告开始，到有能力完成整颗芯片的布局设计，
: 除了讲义之外，还有影音档，有不熟悉的地方都可以多听几次。
: 老师本身非常具有教学热忱，
: 无论是论文看不懂、电路设计遇到困难，
: 老师都很欢迎直接敲门去找他讨论。
: 和老师的过程中，老师总是一针见血，马上就找出我们的盲点，
: 自己也学习到该如何更全面的批判一篇论文的价值，
: 即便是一张图也要能够举一反三。
: 我想大家最关心的应该是以下几项 Q & A 时间：
: Q1: 如果我没有 verilog 的底子怎么办？
: A1: 这内文刚刚有稍微提到过了，实验室提供了完整的训练流程给新生，
: 即使完全没有底子也无妨，但是希望新生能够有热忱。
: Q2: 实验室有没有所谓的上班时间？
: A2: 原则上是没有，除非如果你最近让老师有大量的需求需要找到你时。
: (要改论文或是相关工作)
: Q3: 需不需要接国科会计划？
: A3: 要。因为每个人的硕士论文题目就包含在国科会计划中，
: 做计划的同时，也就是在完成自己的硕士论文。
: Q4: 实验室设备如何？
: A4：实验室有 15 台工作站，提供电路模拟使用。
: 个人部份，每个人配有一台 CPU intel i5 等级以上的电脑 (新购入皆为i7)
: 以及 24" + 19" 萤幕各一个。
: 算是还不错的研究环境。
: Q5: 老师会留人吗？
: A5: 到目前为止，我的学长姊们都是准时毕业，还没有被老师留过。
: 但是能不能准时毕业还是要看个人的努力程度。
: Q6: 实验室薪水多嘛？
: A6：我们的经费来源来自国科会计划，以及担任助教的所得。
: 虽然没有破万，但个人觉得，已能满足我在嘉义求学的需求。
: 如果还有想要知道更多的，欢迎寄信和老师约时间面谈讨论，
: 或是直接来资工馆 408 实验室，进门后直走左边区域，来找我们聊聊。
: 相信如果你是对 IC 设计有兴趣的同学，
: 钟老师不会让你失望。
: 钟老师 E-mail: [email protected]
: S3Lab E-mail: [email protected]
原po你好 突然私讯你如果感到困扰先说声抱歉
我是明年的考生想以中正为目标想请问如果考试放榜 钟老师会被推甄的抢光吗