Re: [请益] 面试被问后段制程为什么半导体盖那么高

楼主: sky2030 (无业游民)   2022-12-14 16:17:00
※ 引述《mytaiwan (转角遇到困难)》之铭言:
: 如题,面试某科技厂时被问CMP和BEOL这些方向,结果人资问BEOL为什么要盖那么高(

: 意图)我说讯号传递,人资说能不能再清楚一点,然后我也不知道怎么掰了。回到家还

: 在想为什么要一直堆叠,可是谷歌的结果也是没答案,各位乡民知道吗?
: https://i.imgur.com/EGNtsRB.jpg
干…连这个都答不出来
平常在板上洗脸人资 结果一问就倒
会越盖越高这情况只有在逻辑电路比较常见
Dram 后段相对简单很多
原因是因为 相同面积下要增加电晶体密度
只能往垂直发展(例如:固态硬盘就是3D闸)
另一个原因是电路功能越多 绕线就越复杂
当然只能越叠越多层
还有一个原因是如果不是用EUV ,hard mask 也会随着尺寸缩小越叠越多层
(有些hard mask 就会留着没去掉)
以后答不出来 记得跟人资要电话 说回去查清楚再回复她….懂?
作者: darkdogoblin (黑暗狗布灵)   2022-12-14 17:38:00
HR不懂啊.但会把你的回答给主管知道

Links booklink

Contact Us: admin [ a t ] ucptt.com