※ 引述《mooto (退出会比较好, 就退出)》之铭言：
: : → peterlin0224: 如果design够复杂，接线是top整合的工作，你可以看 05/29 0
9:
: : → peterlin0224: 一下你们公司有没有做到这些，没有的话你去推动，就 05/29 0
9:
: : → peterlin0224: 是大功一件 05/29 0
9:
: : 推 peterlin0224: register和pad mux相关IO命名就是指你现在做的IP间 05/29 0
9:
: : → peterlin0224: 接线wire 的naming ，这个各IP间这两类连接wire的na 05/29 0
9:
: : → peterlin0224: ming要先规则化 05/29 0
9:
: : → peterlin0224: 以上希望可以给你一些启发 05/29 0
9:
: 小公司推动这些事情没你想的这么简单
: 首先是IP reuse的问题
: 大公司的产品多 所以自然会衍生routine的工作
: 小公司更常见的是IP从third party来
: 改naming这种事情不见得就是有人敢动手的
: 再者也没有专业的cad team帮忙开发script
我想你误会我的意思，
我不是要他改IP的IO naming，
而是跟他说top要把各IP的IO接起来的那些wire 的naming要对top register相关的和pad
mux 相关的做规则化，
这些规则化后除了eMacs接线可以自动连之外，
也可以针对 register_setting.v和 pad_mux.v这两个modules透过excel表来自动产生，
不必手写这两个modules，
当然这个要cad team帮忙写Perl 或python 没错….XDDD
: : 推 the00772000 : 你自己都说了先让你学习产品规格与设计，当接线生 05/29 1
0:
: : → the00772000 : 很正常吧，从接线中去学这条线的用途是什么，为什 05/29 1
0:
: : → the00772000 : 么要a接a,不能a接b，等有初步概念才让你初步接desig 05/29 1
0:
: : → the00772000 : n 05/29 1
0:
: : → the00772000 : 这么快让你接design,万一出包你要赔薪水? 05/29 1
0:
: : 推 brightest : 其实接线更容易出包 因为很容易验不到 05/29 1
0:
: 没错 说从接线了解用途根本就是 ooxx
: 要理解design最好的方法就是让新人把
: fsm, I/O defination, clock/reset tree, timing diagram画出来
: 菜鸟会被叫去做哪些事?
: 简单来说
: 1. 资深不想做的事情
: 2. 不会导致design挫起来的事情
: 接线严格来说并不属于2.
: : 推 the00772000 : 既然是了解产品规格与设计，当然没有什么开发跟研究 05/29 1
0:
: : → the00772000 : 啊，只有够熟设计，才能奠基于这些基础去开发研究新 05/29 1
0:
: : → the00772000 : 电路 05/29 1
0:
: : 推 the00772000 : 接线接错验不到，要检讨的是验证做太烂吧... 05/29 1
0:
: DV没你想的这么万能
: 即便有assertion跟coverage辅助
: designer没有定义好的信号他们是cover不到的
: 特别是一些不常用的sideband
: : 推 getwet : 整合杂事就是多技术含量低，不用意外 05/29 1
0:
: 大的系统 整合要做的事情很多
: 大家就是各司其职 跑一堆flow技术含量就低吗?
: 要细心做好很多杂事(routine)也是一项能力
: : 推 ayn775437403: DE就这样啊，哪这么多东西好开发 05/29 1
0:
: : 推 ctainan : 接线阿嬷？ 05/29 1
0:
: : → samm3320 : 核心设计当然不会给转行来的新人碰 05/29 1
0:
: : → samm3320 : 新人丢去布线很常见 05/29 1
0:
: 新人做最多的是design regression
: 或者从各种flow下手也是可以的 (lint, cdc, eco, ...)
: : 推 aowen : 老人只会接的更多… 05/29 1
0:
: : → OBTea : 大公司和小公司有时刚好相反，接线的都不是新来的 05/29 1
1:
: 对喔