去年八月，小弟忝为台湾开源人年会(COSCUP)
〝Bringing Open Source Software to Hardware〞议程轨的主持人，
有来贵板面作些小宣传： #1W-w6hiT (Tech_Job)
当天有一系列开放原始码的半导体/IC专案议程，
目前录影都已上线，包含— —
以Apache 2.0 授权释出的Skywater 130nm PDK：
https://www.youtube.com/watch?v=ENi6FZsojeA
开放的RTL-to-GSDII flow，OpenLANE：
https://www.youtube.com/watch?v=A2FI8zep5zk
开放的FPGA设计框架，OpenFPGA：
https://www.youtube.com/watch?v=HH8fh5wBysY
开放原始码的 RISC-V CPU设计，VexRISCV：
https://www.youtube.com/watch?v=rEJ_Hwiu1ag
现在，这一切都将组合在一起，
打造出设计与制造都完全开放的RISC-V eFPGA：CLEAR。
从头到脚，每分每毫都是可以自由取得的专案。
此计画预计在今年的4月搭上Skywater付费的MPW shuttle，
也因此，目前正在进行集资计画中，目标金额跟数量其实不大：
75美金，200片（含PCB不含运费）。
预计大约9月份会开始出货。
这颗eFPGA的功能性的确不强，
CPU core如上述提及，是一个开放原始码的RISC-V：VexRiscv
FPGA fabric是用OpenFPGA框架产生
RAM block则是使用OpenRAM的RAM compiler生成
peripheral也非常简陋，UART、SPI、GPIO，然后就没了XD
但对此有兴趣的同好，不妨当作打水漂买了片纪念品来试试看
募资连结：
https://tinyurl.com/4hjbhtub