由于小弟在Fab也做了几年制程整合，这边整理一下制程整合会碰到，而且需要具备
的相关知识心得。希望可以对想要进入或刚进入制程整合的新人有所帮助~
如果有误，再麻烦指正，感谢~
===============================================
首先，整个半导体产业最终的目的就是做出可以运算/传感/放大...各种讯号的芯片
，所以一定要记得，Fab做出来的东西是要通电的。有很多做制程的工程师，做到最后对
制程很熟悉，但是却不知道为什么要这么做
(Ex:为什么要HKMG? 为什么要contact下面一定要重参杂? 为什么poly也要打IMP?)
我们可以先看下面这张电路阶层图，这张图由下到上展现了从元件开发到电路设计的
关系，从最下面的MOS/电阻/电感...到上面的逻辑闸，再到最后设计出的电路功能。
https://imgur.com/ad1HQIV
这张图中展示了Fab和猪屎屋之间的关系，Fab是Bottom up来看电路，主要负责各种
Device特性开发，例如:MOS/Cap/电阻/电容...。而其中就牵涉到半导体元件，制程，量
子物理，光学，化学...等等基础科学。
另一方面，猪屎屋则是Top down来看电路，从一开始芯片应用领域(是CIS，HPC，还
是高压电路?)，到电路设计/模拟...，主要需要熟悉电子电路，数位，类比，计算机...
。
而其中，PDK就扮演了沟通桥梁，PDK内含的平台文件就可以让Designer知道，各种电
子元件会出现的Performance，并且进行模拟/设计。而PDK也会让制程整合知道，制程
Spec该如何制定卡控。
===============================================
而从制程平台的角度来看，可以分成几个阶段
https://imgur.com/cre4aqz
1. 制程平台开发
主要由TD或RD执行，这阶段需要了解客户会用到什么样的元件，操作电压，漏电大小，
SOA...，并且搭配场内制程，来开发元件。而有了基本的制程flow，就可以实际跑实验
Lot，撒split条件，确认有没有打到目标。
实验Lot跑完了，就可以准备做model，这时就要提供Si data给model team，生出SPICE
model，也要制定电性 spec，最后才能送Qual验证可靠度
而其中也牵涉到IP验证，IP需要在厂内制程Run过之后，才能实际送给IP house验证，避
免因制程差异而function异常。
2. 制程平台改良
主要由TD执行，平台OK之后，客户才会下单NTO，而过程中制程整合需要做窗口，不管是
DRC有问题，产能时程问题，各式各样的问题都要回答客户。
而初期Pi-run，需要确认各项制程Window足够，有了制程Window才有电性Window，最后才
有良率Window
3. 制程平台量产
初期Pi-run结束后，到一定量，就会转量产，量产就会专门做制程改善，Inline Cpk改善
，抓commom tool，产能改善...
https://imgur.com/Pl9qP2K
https://imgur.com/Suqou1k
===============================================
老实说，制程整合在Fab真的需要蛮长的训练期，1~2年可能都还是新人，做不出什么贡献
，毕竟初期光是要把制程和电性关系了解，就要花很多时间。所以一开始都在带Lot。
而制程和电性关系了解之后，才可能去调动制程条件，把电性做调整。而这一切的核心其
实还是半导体元件物理，真的建议找本课本，或开放式课程看看。
制程整合在Fab需要接触很多面向，几乎什么事情都会变成整合要做Owner
(Ex:
产品Low yield