各位前辈好，小弟当初受到版上许多面试资讯的帮助，所以整理我面试经验回馈版上，主
要是研替面试联发科数位IC设计。
背景
===================================================================
四大机械系+四大电子所
学硕成绩排名中上(15%左右)
实验室主要做讯号处理与硬件相关
准备
====================================================================
看板上精华区相关面试心得准备
然后有做一份投影片(自我介绍+研究所修课专题+研究内容
然后我也大概复习了过去修课内容(数位电路+计算机组织+通讯
面试
====================================================================
我是到联发科网站投履历应征
大约过了快两个礼拜才寄信通知我面试时间
面试前要填心理测验跟完成多益英文考试
这次总共面了八个部门 面了两天
第一天到竹北面了ET CTD 第二天新竹总部面了剩下六个
1. ET CTD竹北
主要有问setup time hold time解释
Clock skew是什么
Clock skew对setup time hold time影响
另外还有问我OFDM的原理跟优点(有点吓到 没准备数位通讯
都是基本观念题
都还可以回答
2. WCT ADCT SPD 手机产品设计部门(忘记名字了 主要负责天玑系列好像
第二天第一场面试 被电很惨XD
首先从我专题延伸去问
主要是专题使用的方法不好
要我脑力激荡想其他更好的解法
中间来了好像是大主管(因为我看其他面试官对他毕恭毕敬
一坐下来就要看我大学成绩单(大学机械系 他想检查我修课相不相关QQ
接着一直问大学专题经验(没复习这块QQ
遇到什么问题 怎么解决这样
其中有问电子学专题用了几颗电晶体
我整个傻住 回答大约数目结果被教训说自己tune过的电路不可能忘记有几颗
这场结束 心里只觉得没复习大学专题很呕…
3. CAI CTD新竹总部
有问FPGA问题
主要不会太深 大概就FPGA优点是什么 跟ASIC差别
另外还有问post layout simulation跟gate simulation差别
4. MM
主要问我研究内容然后给我意见
也看我修了什么课
然后问我通讯跟影像哪个比较有兴趣
比较多都是聊天
跟前面比轻松很多
结论
====================================================================
等了很久 过了一个月才拿到offer(WCT)
结论就是研究所跟大学做过的专题都要好好复习一下= =
然后也要事先想一下专题内的问题
有没有其他更好的方法可以解决
这次面试也让我看到很多方面的不足
也发现学校学的跟业界真的有段落差
需要更充实自己
以上