※ 引述《lovealgebra (calculus)》之铭言：
: 由于疫情关系
: 所以是远端语音/视讯面试(全英文)
: 分成一面跟二面
: [一面](语音面试)
: 一开始先请你自我介绍
: 但并没有询问硕论内容
: 1.问你为什么会想投美光
: 以及是否知道美光在做什么
找工作啊
做dram , 3D nand ,告联电
: 2.画出DRAM Schematic
: 并且解释DRAM如何运作
1T1C 的电路图 word line 是 contorl gate ,bit line 是讯号进来的地方，cell是电容
用来存讯号
: 3.请你画出Inverter的Schematic
: 以及它的Layout
inverter是反向器 干 我电子学都还老师了
网络查一下应该都有
: 4.Sense Amplifier的基本操作问题
不知要问啥...
AMP.是用来感应cell 跟bit line的电位差
感应到电位差后 要放大成可读取的讯号
如果电位差太小就sense失败 这个bit就gg
: 5.询问是否有用C language完成任何project的经验
没有 因为林北不是电机系
: [二面](视讯面试)
: 一开始先请你自我介绍，并介绍硕论内容
试着回答一下 我猜应该是DEG(产品工程师 研发职）
: 问几个问题，并请你用电子白板作答
: 1.是否知道美光的产品?
就Dram跟3D NAND啊
: 2.画出DRAM Schematic
1T1C 的电路图,如果你能划最早期的3T电路图应该会加分这个没什么人知道
如果是要划physical microstricture 那应该没几个知道（我怀疑可能没半个人知道现在
dram架构是什么）
: 并且解释写入及读取方式
简单的回答网络应该都有资料 如果是要详细的时序表 也应该没多少人知道
: 3.画出Sense Amplifier Schematic
: 说明如何应用于DRAM中，并解释其原理
放大器从bit line sense cell的电位 一般来说就是Vc-1/2Vdd (不考虑Cb)
: 并考到，Sense Amplifier把讯号拉到0或VDD，哪个比较慢?
我认为是一样欸 有高手能回答吗
: 4.如何降低oxide interface traps
就中间塞一层SIN啊 不然就学三星做air gap
: 5.如何降低DRAM Pass transistor Leakage
这问题有点怪 一般在cell会leakage都是指电容漏电或是roll hamer 导致leakage
所以不知道到底想问什么
如果是电容漏电 这个是无解
如果是roll hamer可以从layout上把两个word line 拉远一点
: 解释何谓MOSFET junction leakage，并问如何降低
最简单的方式就是打low power IMP,(俗称LDD)在source 跟 drain产生junction
: 6.询问是否会programming
: 并请你写出把10进位的数字转成2进位的程式
完了 我不会写程式
: (这边主管有提到，主要是看你的思考方法)
: 7.给一个Logic Diagram，并且写出其真值表
: 假如中间的Logic Gate有delay，则输出随着时间会有什么变化
: 并且询问如何增加或降低Inverter的delay.
这题不会....
: 8.再来就是询问有什么兴趣，遇到困难会怎么处理这样
吃鱼喝茶 有困难就high light 别人
: 两次面试都是全英文，主管人都很好
: 听不懂也会有人帮忙解释成中文
: 不过大部分的英文都是专有名词居多
: 不会到完全听不懂
: 受惠于板上各位大大的分享
: 于是也把自己面试的经验分享给大家，仅供参考
: 谢谢各位.
吃饱太闲 留着备份...