AMD全面采用chiplet小芯片技术而获得了技术优势
http://bit.ly/2T3lPl2
小芯片技术(Chiplet)被视为延缓半导体摩尔定律的解方。当摩尔定律趋向3奈米、1奈米
的物理极限之际，chiplet成为后摩尔定律时代的新机会，小芯片技术可能带给从上游IC
设计、EDA Tools、制造、先进封测等各个产业链环节颠覆式的改变。目前，已有很多公
司创建了自己的chiplet生态系统，包括Marvell的MoChi、英特尔的EMIB以及新创公司
zGlue提供的产品。
所谓Chiplet小芯片技术将一个芯片组成的处理器划分为多个芯片，例如分别是：数据存
储、计算、信号处理、数据流管理等功能，然后再将它们连接在一起形成一个“小芯片”
的芯片网络。也就是说，未来的电脑系统结构，可能只包含一个CPU芯片和几个GPU，而这
些GPU都连接到这些Chiplet芯片上，形成芯片网络。换言之，未来计算机的系统结构，可
能不是由单独封装的芯片制造的，而是由IC制造在一块较大的硅片上并产生互连而成芯片
网络。
从今年ISSCC 2020研讨会议上，可以发现许多半导体研究集中在小芯片技术上，该技术可
以克服微处理的许多限制，包括芯片架构设计和封装技术将在未来获得新发展。尤其，
AMD建构自己的chiplet生态系统，生产了Ryzen和Epyc x86处理器。AMD自2019年以来投入
Zen2 CPU内核和小技术生产。Zen2技术首次引入7nm制程制造，这项创新使性能比以前制
程提高了15％，与原始电路的10轨单元库相比，Zen2使用了6轨单元库，这是很大变化在
减少逻辑半导体设计中的单元库轨道数量，是最大难度的成就。
AMD从2019年起全面采用小芯片技术而获得了技术优势，也就是Zen2体系结构中采用的小
芯片技术称为Core Complex Die（CCD），使用7nm制程制造与CPU内核相对应的CCD，并以
14nm制造外围管芯。Chiplet这种方法降低了制造芯片所支援的零组件生产成本，而不仅
仅针对7nm支援的零组件。AMD通过将管芯与一种称为Infinity Fabric On-Package（IFOP
）的技术连接来解决管芯到管芯连接的性能损失。
AMD 的 Zen2 架构处理器，在原来 MCM（Multi-Chip Module）多芯片模组设计再进一步
，改用 chiplets 小芯片设计。简单来说就是将 CPU 核心与 I/O 核心分离，分别使用不
同的制程技术，CPU使用的是台积电 7 奈米制程技术，I/O是格芯 14 / 12 奈米。
根据 AMD 在ISSCC公布成本分析，对比7奈米 Zen2 在不同核心配置下的成本状况。在桌
上型处理器的部分，如果将 16 核心 32 执行序的 Ryzen 3 代做为 100% 标准，那么采
用原生核心的 16 核心处理器的成本将超过 2，也就是至少是两倍的成本。而如果是
EPYC 服务器处理器，则核心数越多，成本优势就越明显。其中以 64 核心的 7 奈米制
程 Ryzen 为标准，则 48 核心的成本就是 0.9，而原生 48 核设计的成本至少是 1.9，
也就是同样几乎为两倍的成本。
小芯片技术的主要用于逻辑芯片制程转移放缓下来，降低每一次制程缩减所需要的成本和
开发时间。它仅在最新制程中引入必要的零组件，而在旧式制程制造时对不必要的零件则
借由小芯片技术进行连接，从而实现高效能。由此可见，展望未来，在架构设计、后端和
封装流程的重要性，将比前端流程的开发更为重要。