[讨论] 有关latch电路设计之发展 next006 PTT批踢踢实业坊

[讨论] 有关latch电路设计之发展

楼主: next006 (为了部落!) 2018-04-02 16:14:25

日前收到一份offer
以latch设计为主之IC设计
相对现在已 flip-flop为主题的数位IC设计已经有点大的落差
因为主管是说这样可以省电我对这份工作是不太排斥
但是想到未来跳槽就觉得有点犹豫.... 因为latch在业界不算是很主流的设计方式
现在主要是用同步电路控制信号用异步验证不容易而且debug困难...
能请各位前辈给个建议吗?

作者: fine325011 (花黑盆) 2018-04-02 16:52:00

感觉不好转职.

作者: Leadgen (新竹~) 2018-04-02 18:19:00

先去看看再说~ DFF-->Latch省一半面积。但...类比更大。

作者: kyo547896321 (Wei) 2018-04-02 18:40:00

先去打听看看也未尝不可，但只能说异步电路待克服的困难还非常多

作者: xonba (辜狗) 2018-04-03 00:29:00

他说的是clock gating吧

作者: rongyau 2018-04-03 11:36:00

debug是还好，但是量产测试搞不好是用function pattern测

作者: yytseng (yytseng) 2018-04-03 12:14:00

设计对PVT太不友善，没人用

作者: FTICR (FT-ICR) 2018-04-03 13:51:00

所以time borrowing实务上有在用吗?

作者: sunsamy 2018-04-04 07:47:00

异步电路可以用软件的MultiThread,MultiTask观念解决相关问题应该不会难转职,至少你clock,Mutex,semaphore,观念都有

作者: colinshih (Colin Shih) 2018-04-05 00:33:00

楼上怪怪 latch 取代 DFF 仍为同步若不是指 half cycle latch 基本的low power 技巧不建议, 同样的逻辑同样会反应在薪水,文化...

作者: longlongint (华哥尔) 2018-04-06 13:37:00

先做原型给他看发现一堆缺点然后主管会怪你怎么当初没阻止他结案

继续阅读

[讨论] 黄立成的秘银与社群挖矿gn02954174 [聘书] 研替offer请益 (VIS)Max614900 [请益] OFFER请益(纬创景硕台达电)ycshsummer Re: [心情] 面试真的要小心.....跟LAM科林研发一样不要脸bluejade123 [新闻] 上银科技嘉义厂60K征警卫网友：我心动了howard6066 [面试] Garmin面试adam11734 [情报] 科技部发布台湾最酷10家科技新创公司zxcvxx [新闻] 科技大厂面试爆性骚　量三围还逼答“哪里kof70380 大陆新创公司蓝胖子机器人harrykillyou [讨论] 大公司没有管道是不是很难进？QQshueisha26