之后工作应该会用到，所以最近这一两个月在研究SystemVerilog和UVM。SV语法学起来上
手算快，毕竟以前有一些C++物件导向的基础，所以看SV和看C++差不多。至于UVM目前算
是了解一些基本观念，例如Sequencer将不同Sequence中的Transaction送到Driver处理，
所以Sequence和Driver中间如何沟通会是个关键。现在是参考一个印度人写的验证网站，
同时搭配accellera的操作手册，但是学起来总觉得很生硬，很多东西知道了概念，但是
却不知道怎么用。想请教版上专业还有什么额外的资源可以补充，谢谢。