※ 引述《otac (充满无限可能..)》之铭言：
: 请问数位ic设计职缺好像有分成 设计、验証、写IP的model
: 想请教的是 数位ic的设计不是先用verilog写出要的功能
: 然后再用verilog写出waveform来测功能写的对不对吗?
: 还是验証的职缺作的验証方式又是不同的?
: 另外想请问用verilog写IP的model是又算另一种工作类型吗?
: 写model的好像没看到什么讨论 不知发展性如何?若转设计或验証的工作容易吗?
: 谢谢~
在比较大型的设计project 一个工程师通常只会负责一部分的设计
所以也只简单验证到自己的那一块
使用的语言包括 verilog, system-verilog, 以后可能会到system-C
至于验证的工程师 就会把整个project做整体的测试 有没有符合spec的规范
使用的语言就更多类型了 vera, system-verilog, system-C, C/C++ 都有可能
IP model我不确定你指的是不是像memory之类的behavior model.
If so, 有些类比的 block 不适合用数位的tool做simulation 所以需要写model来跟
数位部分做co-sim. 通常做类比的人比较需要准备这个.
至于工作的转换 我觉得验证至少要会C/C++这种高阶语言的能力
我的经验不见得每间公司都正确 仅供参考 :)