楼主:
x0315x (祐子)
2014-02-10 22:14:09各位科技板上的大大你们好...
小弟是刚步入社会没多久的菜鸟一只..
日前有幸录取了验证工程师一职...
不过小弟本身是电路设计出身..
对于 SystemVerilog 跟 UVM 可说是完全没有接触过...
所以想请教一下板上的大大们..
有没有推荐的关于 Design Verification 的入门书可供学习及参考!?
谢谢^^
作者: happynesssyc (罢) 2014-02-10 22:38:00
原PO超强 是某大外商
Chris spear systemverilog for verification
UVM 去 verification academy 网站
作者:
ist123 (123)
2014-02-11 17:23:00借本文一用 请问这个工作到底是在做什么的呢? 版上资料少感谢大大指导
楼主: x0315x (祐子) 2014-02-11 21:14:00
感谢三楼大大的提供
作者:
stkeiko (笨笨狗)
2014-02-11 23:14:00写pattern找IC的bug