这个7nm 大概会落在TSMC 10nm和7nm
大约2017年左右的技术
大概不够成熟所以先用在非标准产品上
然后再慢慢磨良率
7nm DUV 绝对做得出来
只是要用SALELE Quadruple patterning
上一个这么做的公司制程delay了五年
良率瓶颈在蚀刻而不是在微影
不用EUV是量产不出来sub 7nm以下的制程
与其来讨论SMIC会不会抢台积或联电的市场
不如来赌Samsung 的GAA会不会有外部产品使用
假如成功那台积就会受到很大的压力
GAA带来的效益跟当初第一次使用FinFET是差不多的