去看了下应该是原出处的地方，看完这段真的会气到跳脚的是intel吧
With regards the movement to Gate-All-Around / nanosheet transistors, while
not explicitly stated by IBM, images show that this new 2nm processor is
using a three-stack GAA design. Samsung is introducing GAA at 3nm, while TSMC
is waiting until 2nm. Intel by contrast, we believe, will introduce some form
of GAA on its 5nm process.
不精确翻译：
关于GAA-nanosheet电晶体，尽管IBM没有明确地发表声明，图片显示这新的2奈米处理器使?
三星正在将GAA引入3奈米制程，同时台积电在2奈米才要使用该技术
相比之下，我们相信英特尔应该能在5奈米上引进一些GAA的东西
可怜哪，之前消息放那么大结果直接被人家分到另一边去
然后关于新闻内提及的消息，我觉得真正恐怖的是功耗上的减少，应该是真的有克服什么东西才能在SCEs的夹杀下压低功耗
话说这篇是做nanosheet，查了一下台积的2奈米好像也是往这发展，所以大公司是已经不打
至于他文内还有提到一种新的底层介电通道技术，不知道这是不是完全和double gate时的?
不知道这篇能不能钓到高手来发表意见
※ 引述《madeinheaven ()》之铭言：
: 原文标题：
: 里程碑！IBM宣布造出全球首颗2nm EUV芯片
: (请勿删减原文标题)
: 原文连结：
: https://news.mydrivers.com/1/755/755094.htm
: (请善用缩网址工具)
: 发布时间：
: 2021-05-06 18:42:25
: (请以原文网页/报纸之发布时间为准)
: 原文内容：
: 蓝色巨人出手就是王炸。
: 5月6日消息，IBM宣布造出了全球第一颗2nm工艺的半导体芯片。
: 核心指标方面，IBM称该2nm芯片的晶体管密度（MTr/mm2，每平方毫米多少百万颗晶体管
: ）为333.33，几乎是台积电5nm的两倍，也比外界预估台积电3nm工艺的292.21 MTr/mm2要
: 高。
: https://i.imgur.com/gs5Su5y.jpg
: 2nm晶圆近照
: 换言之，在150平方毫米也就是指甲盖大小面积内，就能容纳500亿颗晶体管。
: 同时，IBM表示，在同样的电力消耗下，其性能比当前7nm高出45%，输出同样性能则减少
: 75%的功耗。
: https://i.imgur.com/Kns1Lhd.png
: 实际上，IBM此前也是率先造出7nm（2015年）和5nm（2017年）芯片的厂商，在电压等指
: 标的定义上很早就拿下主导权。
: 回到此次的2nm上，采用的是GAA（环绕栅极晶体管）技术，三层。IBM介绍，这是第一次
: 使用底介电隔离通道，它可以实现12 nm的栅长，其内部间隔是第二代干法设计，有助于
: 纳米片的开发。这也是第一次使用EUV曝光FEOL部分过程。
: 需要注意的是，IBM并没有自己的晶圆厂，2014年其制造工厂卖给了格芯，但两者签署了
: 10年合作协议，另外，IBM也和三星、Intel保持合作。
: 关于GAA晶体管技术，三星3nm、Intel 5nm以及台积电2nm均将首次采用。
: https://i.imgur.com/jpbeoSg.png
: 心得/评论： ※必需填写满20字
: https://iknow.stpi.narl.org.tw/Post/Read.aspx?PostID=15592
: 根据上面这篇三星的3nm GAA技术是跟IBM合作
: 所以这篇的2nm GAA应该也是跟三星合作
: