: : 但据业界人士表示，台积电及三星的试产版本在5月底送出后，运算效能没有太大差异，
: : 但三星14奈米试产的处理器芯片尺寸，居然比台积电16奈米试产芯片尺寸还大。也因此，
: : 考量到A9处理器进入量产之后的良率及成本之后，台积电顺利抢得订单，并在6月正式进
: : 入量产。
: : 3.心得/评论(必需填写)：
: : A9 台积全拿, 张董说今年要比去年多赚15%
: : 看来已是不争的事实，你~~ 准备 All in了吗!?
: chip不都由apple设计的吗?
: 为何要试产后才知道chip size差异?
: 不太了解,有专业人士可以说明吗?
: 但据业界人士表示，台积电及三星的试产版本在5月底送出后，运算效能没有太大差异，
: 但三星14奈米试产的处理器芯片尺寸，居然比台积电16奈米试产芯片尺寸还大。也因此，
: 考量到A9处理器进入量产之后的良率及成本之后，台积电顺利抢得订单，并在6月正式进
: 入量产。
依我在GG与猪屎屋十几年的经验(目前已经离开那鬼地方了)
觉得这新闻有点鬼扯
怎么会是产出后才知道三星的尺寸比较大
一般设计芯片是这样的
fab晶圆厂必须提供design rule给猪屎屋
猪屎屋在使用spice模拟设计好电路之后(在猪屎屋大部分时间都做这部分)
再来是由layout工程师使用晶圆厂提供的design rule制作layout
制作出来的芯片大小跟划layout人的功力有关,当然也与design rule有关
如果fab制程能力强,元件之间或线与线之间距离可以更靠近
也就是design rule可以卡的很紧,电性格绝没问题,线与线不会短路
这样划出来的layout尺寸当然会比较小
layout划好你的芯片size就确定了啦
怎么可能是芯片制作出来才知道尺寸大小...真的是鬼扯蛋
简单的说
layout就会是晶圆上实际的图案(跟书本上看到的电路样子差很多)
这图案就是用来制作光罩...
光罩就是晶圆制作过程用来曝光用,将光罩上图案转移到芯片上...
已经说得有够白话 看不懂就跳过...