1.原文连结：
http://tw.stock.yahoo.com/news_content/url/d/a/130917/3/40kao.html
2.内容：
【时报记者沈培华台北报导】台积电 （2330） 今（17）日宣布，在开放创新平台（
Open Innovation Platform, OIP）架构下成功推出三套全新经过硅晶验证的参考流程，
协助客户实现16奈米FinFET系统单芯片（SoC）与三维芯片堆叠封装设计；电子设计自动
化领导厂商与台积电已透过多种芯片测试载具，合作开发并完成这些参考流程的验证。
台积电全新的参考流程如下：（一）16FinFET数位参考流程提供完整的技术支援，协助解
决后平面式（Post-Planar）芯片设计的挑战，包括粹取（Extraction）、量化线距布局
（Quantized Pitch Placement）、低VDD电压操作、电迁移、以及电源管理；（二）
16FinFET客制化设计参考流程，提供包括类比、混合信号、客制化数位与内存等电晶体
级客制化设计与验证；（三）三维积体电路（3D IC）参考流程，能够克服以三维堆叠方
式进行垂直整合时所带来的新挑战。
台积电研究发展副总经理侯永清表示，这些参考流程让设计人员能够立即采用台积电的
16FinFET制程技术进行设计，并为发展穿透电晶体堆叠（Through Transistor
Stacking, TTS）技术的三维积体电路铺路。对于台积电及其开放创新平台设计生态环境
伙伴而言，及早并完整地提供客户先进的硅芯片与生产技术，是一项重大的里程碑。
3.心得/评论(必需填写)：
有像有点威...但是有看没有懂@@
有高手可以解释一下吗，谢谢