※ 引述《hsnuonly (′・ω・‵)》之铭言：
: ※ 引述《isbecky27 ((暱称))》之铭言：
面试过几个资电硕士,
号称 verilog 有得过牌的,
就问他们 数位电路 需要满足 setup time, hold time 的原因
(答案应该是史密斯数位电路第三册, 老鲁记性太插),
没人答得出来. 真是蓝瘦香菇.

1F 贾伯斯还是库克?!愈基础 愈容易倒 常常遇到