Verilog已进入死胡同求开窍(作业文)

楼主: appleswill (Cheryl)   2020-03-24 04:19:47
大家好
目前尝试实作LC64 processor
已经困住2个礼拜不知道哪里有问题
只好来向板上的高手求一点提示
若违反版规请板主删除 谢谢
Assembly:
期望lw 完毕后cmp若相同则跳到start处
https://i.imgur.com/rSXy5vD.png
Display出来却只有reg2:
https://i.imgur.com/DeOeKMv.png
这就算了, 居然ja
https://i.imgur.com/14e6Rgn.png
上网比对别人写过的, 也查不出有什么问题
恳求高手看穿真相给予指教
感谢万分
code很长, 放在这边:
https://github.com/maysa92/LC64-MIPS/tree/master/cmp.ja

Links booklink

Contact Us: admin [ a t ] ucptt.com