PTT
Submit
Submit
选择语言
正體中文
简体中文
PTT
Programming
[问题] verilog语法问题
楼主:
KAINTS
(大安Eason哥)
2014-03-07 11:45:35
wire [ 3: 0] read_mux_out;
reg [ 31: 0] readdata;
readdata <= {{{32 - 4}{1'b0}},read_mux_out};
请问一下这是把read_mux_out的4 bits放在readdata 最后四位元
而readdata的前面28 bits都补0的意思吗?
继续阅读
[请益] 网卡驱动
m3315
[问题] 在batch file中执行另一个batch file
MaxHaru
[请益] 这样的程式有人会做吗
nick1119
[情报] 台大资工 课程旁听
sjgau
[问题] WMI或C#可以做到侦测系统允许休眠或睡眠?
jjooeeyy
[问题] VB做出卡拉OK效果?
kenyun
[问题] 让PCMAN依照脚本输入键盘讯息
pride829
Fw: [URL] 2014 TW Java Developer Day 征稿
qrtt1
[问题] 如何于程式中,离线使用Google图资?
BoHann
[请益] Excel档定时储存的方法
yeswecan
Links
booklink
Contact Us: admin [ a t ] ucptt.com