资料来源：
https://reurl.cc/daOYr8
以下Google机翻：
英特尔已获得一项名为“软件定义超核”（SDC）的技术的专利，该技术使软件能够融合多
个核心的功能，组建一个虚拟的超宽“超级核”，只要拥有足够的并行工作能力，就能提升
单线程性能。如果该技术能够按预期运行，那么英特尔未来的 CPU 将在特定支援 SDC 的应
用程式中提供更快的单执行绪效能。目前，这只是一项专利，它可能会成为现实，也可能不
会。
英特尔的软件定义超核 (SDC) 技术将两个或多个实体 CPU 核心组合成一个高效能虚拟内核
，透过将单线程指令划分为独立区块并并行执行，实现协同运行。每个核心运行程式的不同
部分，而专门的同步和资料传输指令则确保保留原始程式顺序，从而以最小的开销最大化每
个时钟指令数 (IPC)。这种方法旨在提升单线程性能，而无需提高时脉速度或建立宽大的单
片内核，因为这样会增加功耗和/或晶体管预算。
现代 x86 CPU 核心可以解码 4-6 条指令，然后在将指令解码为微操作后，每周期执行 8-9
条微操作，达到此类处理器的峰值 IPC 效能。相较之下，Apple 基于 Arm 的客制化高效
能核心（例如 Firestorm、Avalanche、Everest）在理想条件下每周期最多可解码 8 条指
令，然后每周期执行超过 10 条指令。正因如此，Apple 的处理器通常比 Arm 同类产品具
有更高的单执行绪效能和更低的功耗。
虽然技术上可以建构一个 8 路 x86 CPU 核心（即一个超标量 x86 处理器，能够每时脉解
码、发出和退出多达 8 条指令），但在实践中，由于前端瓶颈以及在功耗和面积成本大幅
增加的情况下效能提升的收益递减，这一目标尚未实现。事实上，即使是现代 x86 CPU，在
一般工作负载下通常也能达到 2、3 或 4 个持续 IPC，具体取决于软件。因此，英特尔的
SDC 建议，与其建构一个 8 路 x86 CPU 核心，不如在可行的情况下，将两个或多个 4 宽
单元配对，组成一个大核心进行协作。
在硬件方面，支援 SDC 的系统中的每个核心都包含一个小型专用硬件模组，用于管理配对
核心之间的同步、暂存器传输和内存排序。这些模组利用一个保留的内存区域（称为虫
洞位址空间）来协调即时输入/即时输出资料和同步操作，确保来自不同核心的指令以正确
的程式顺序退出。该设计同时支援顺序和无序核心，只需对现有执行引擎进行少量更改，从
而在芯片空间方面实现紧凑的设计。
在软件方面，系统使用 JIT 编译器、静态编译器或二进制侦测将单执行绪程式拆分为程式
码段，并将不同的程式码区块分配给不同的核心。它注入了用于流程控制、暂存器传递和同
步行为的特殊指令，使硬件能够保持执行完整性。作业系统的支援至关重要，因为作业系统
会根据运行时条件动态决定何时将执行绪迁移到超核模式或从超核模式中迁移出来，以平衡
效能和核心可用性。
英特尔的专利没有提供精确的数位效能提升估计，但它暗示在特定场景下，期望两个“窄”
核心的效能接近“宽”核心的效能是现实的。