建议直接看 AMD 的官方文字
https://community.amd.com/t5/gaming/ryzen-9000-series-community-update-gaming-
performance/ba-p/704054
其他转贴的又没有好解读的实在没必要
有相关测试和解读的有
David Huang （他中国系网站有回更多，但是我不知道在那，只有看到别人截图）
https://blog.hjc.im/zen-5-more-details-2.html
所以就算是最后一两周都还算用 MicroCode 做了不算小的调整
但是 Decode 面大缩还没写
然后他我看不到的文章 似乎有写 Strix Point 目前的 Zen5c 问题很大 感觉是该重
新处理的等级
Chip and Cheese 接受AMD正规样本的一次
https://chipsandcheese.com/2024/08/14/amds-ryzen-9950x-zen-5-on-desktop/
https://chipsandcheese.com/2024/08/20/zen-5-variants-and-more-clock-for-clock/
马上抓的问题就是 9950X IF CCD 往外只有半宽
还有 Strix Point IF 也只跑 2G，没利用 N4P/X 去跑更高
主内存 Latency 大家都烂到 其实 Mobile 系的确该看 GDDR
SMT 两个 Thread 之间和同 CCD 间的 Latency 也是大涨
算是之前就有发现的
不过桌面 Zen5 CCD 还是比 笔电的青春版Zen5 和 Zen5c 好不少
Strix Point 上 大核的 8个 Thread 间 都是 20几ns
9950 的同CCD 16 个 Thread 间 大多 比20ns 少一点点，
同核的两个似乎也有再少
时脉变动速度比 Zen4 好
1T/2T 模式变化很耗资源，然后1T 模式出大问题
只能用一组的解码器，和他们之前和 AMD 聊天时说的不一样
这个可能和BP 有关系
所以不知道啥情况