刚看完GN的影片，小弟我想从另一个角度来聊聊
一般半导体厂是怎么做FA/RA/解issue的
以下长文，且为了方便理解会忽略许多细节与大量相对不准确用语
各路大神若不吝指教，先万分感谢~~
依我个人的经验，当产品出问题时，基本有三条主线要解
1.为什么会发生，真因(root cause)是什么
2.如何改善/根除异常，不再产出瑕疵品
3.为什么瑕疵品会被出货
第一条主线找真因的部分，Steve说了会委外实验室来做，但没特别讲怎么做
这边非常粗略介绍IC FA其中一种常见的流程
这边借用IST的图来一用
https://i.imgur.com/5U4IbsM.png
Step1.电性测试
这边是要先确认芯片哪组脚位/function是异常的，且是什么异常
最简单常见的作法是拿sample测电流电压的反应曲线(I-V curve)
电测根据结果不同，能很粗略地判断可能是什么原因
举例：电压通再大电流都躺平是0=>断路(open)=>可能是开孔分层delam
电压通大电流增加但不同步=>高阻=>可能是接口层杂质/氧化
没通电压却有电流=>短路(short)=>可能是电迁移
Step2.非破坏检测
有了第一步的判断，知道缺陷"可能"长怎样之后
接下来就是要大范围(eg. memory controller或是整颗die...XD)寻找可能的故障点
以CPU来说，我看超音波也免了，直接上Xray/3D Xray做定位可能比较快
Step3.前处理
芯片是3D结构，上一步通常只能判断故障点的2D位置，或是知道很粗略的3D位置
接下来就是要把芯片磨到预定要看的那一层
但如果状况很复杂，没办法判断缺陷在哪一层，那就会Step3/4之间来回横跳
Step4.主菜
找到目标点之后就是FIB切下去...前题是有找到就是了
下面是网络上随便找一张FIB切开的样子，看看到底长怎样
https://i.imgur.com/IC2d6H2.png
这时候通常也会搭配XPS看元素成分，阿如果还不够就请出大神TEM/element mapping
以CPU/SOC来说能走到这一步其实就喷非常*n多钱了
Q跟神山有问题的时候常常是一波爆送30颗样品去分析，有一两颗有切中就不错了
找不到原因回头切第二波第三波第n波都是非常有可能低
GN送几颗去如果也能切中真的是祖上积德不然就是I家烂到出汁，随便切都中
那I家也不要切FIB了，切腹吧
好，假设我们现在知道缺陷长怎样了
"理论上"就可以下一些手段去做初步的改善
用业界的讲法就是D2明确之后就可以下D3然后想D5怎么下
这个就等GN找实验室分析的结果或I家自己出来讲ㄅ
最后来谈可靠度验证RA(realibility assurance)的部分
这部分是有JEDEC规范的，以我最常接触的就是HAST系列测试
高温+高压+高湿度，还有是否通bias电压的差别(uHAST vs bHAST)
RA的流程跟参数都是有规范的，例如像下面这样(一样借用IST的图)：
https://i.imgur.com/Gr7f276.png
这样的业界标准测试不可能不做，也几乎不可能乱做，
乱做/改RA数据被客户抓到真的会被告死
但是
推 Windcws9Z: 所以..是QA流程有问题或QC造假数据吗？ 59.127.190.36 07/21 19:55
与其说QA流程有问题/RA乱做/造假数据/etc...
我更觉得是JEDEC公版测试其实已经越来越不够用
像上图中的温度参数，最严苛的是130度，这对一般芯片测试可能已经非常够用
但对A/I两家动辄95~100度的工作温度来说，130度真的还能叫"严苛"?
以下是超级不负责任乱猜
1.I家没有意识到要用更高的标准跑RA，JEDEC pass就pass
2.I家用原本产品规格跑tighten RA，但临时改规格(eg.频率)又没重跑RA，想说hold的住
3.I家Q Lab乖乖过期
4.G桑虎躯一震说给我出，然后准备上法院被电爆
5.掰不下去惹
然后这种RA才看得出来的defect最致命的点在于
一旦RA没抓到之后大量生产，更不可能回头做这些测试
生产线的QA就算百百检也抓不出来
现在I家应该除了内部全力找到原因之外，应该就是努力兜说帖安抚客户了ㄅ