台积电迈向1.4和1奈米制程 2030年完成
2023/12/28 07:25
〔记者吴孟峰／综合报导〕在国际电子元件会议（IEDM）会议上，台积电制定了提供包含1兆个电晶体的芯片封装计画，这些庞然大物将来自于单一芯片封装上的3D封装小芯片集合。而台积电也致力于开发在单芯片硅（single piece of silicon）上包含2000亿个电晶体的芯片。
Tomshardware报导，为了实现这一目标，台积电重申正在致力于2奈米级N2和 N2P生产制程，以及1.4奈米级（A14）和1奈米级（A10）制造技术，预计将于2030年完成。
此外，台积电预计封装技术（CoWoS、InFO、SoIC 等）将取得进步，使其能够在2030年左右，建造封装超过1兆个电晶体的大规模多芯片（ multi-chiplet）解决方案。
辉达的800亿个电晶体GH100是市场上最复杂的单芯片处理器之一，根据台积电的说法，很快就会有更复杂的单芯片，拥有超过1000亿个电晶体。但建造如此大型的处理器变得越来越复杂和昂贵，因此许多公司选择多芯片设计。
近年来，由于芯片制造商面临技术和财务挑战，先进制程技术发展放缓。台积电与其他公司面临同样的挑战，但台积电仍有信心，也准备陆续推出2奈米、1.4奈米和1奈米制造。据台积电称，这种趋势将持续下去，几年后，我们将看到由超过1兆个电晶体组成的多芯片解决方案。但同时，单芯片将继续变得复杂。
英特尔执行长季辛格日前也分享他对半导体未来的见解，并称摩尔定律并不完全是一条定律，而是一种在过去几十年来一直在放缓，以至于现在每3年就会发生一次“翻倍” 。为应对维护摩尔定律日益增加的难度，英特尔将在未来几年内推出许多革命性技术。季辛格称，靠着关键创新将使英特尔能够在10年实现1兆电晶体芯片。
https://ec.ltn.com.tw/article/breakingnews/4534074
Intel:我们Intel的2nm略胜台积