https://i.imgur.com/6CxbWYq.jpg
Intel 于年度 VLSI 国际研讨会，公布 Intel 4 制程的技术细节。相较于上一代 Intel
7
Intel 4 于相同功耗下能够提升 20％ 以上的效能，高效能元件库（library cell）的密
度则是 2 倍
同时达成两项关键目标：它满足开发中产品的需求，包括 PC 客户端的 Meteor Lake
并推进先进技术和制程模组，带领英特尔 2025 年重回制程领先地位。
ntel 4 于鳍片间距、接点间距以及低层金属间距等关键尺寸（Critical Dimension）
持续朝向微缩的方向前行，并同时导入设计技术偕同最佳化，缩小单一元件的尺寸
透过 FinFET 材料与结构上的改良提升效能，Intel 4 单一 N 型半导体或是 P 型半导体
其鳍片数量从 Intel 7 高效能元件库的 4 片降低至 3 片。综合上述技术
使得 Intel 4 能够大幅增加逻辑元件密度，并缩减路径延迟和降低功耗。
Intel 7 已导入自对准四重成像技术（Self-Aligned Quad Patterning、SAQP
和主动元件闸极上接点（Contact Over Active Gate、COAG）技术来提升逻辑密度
前者透过单次微影和两次沉积、蚀刻步骤，将晶圆上的微影图案缩小 4 倍
且没有多次微影层叠对准的问题；后者则是将闸极接点直接设在闸极上方
而非传统设在闸极的一侧，进而提升元件密度
Intel 4 更进一步加入网格布线方案（gridded layout scheme）
简单化并规律化电路布线，提升效能同时并改善生产良率。
随着制程微缩，电晶体上方的金属导线、接点也随之缩小；导线的电阻和线路直径呈现反
比
该如何维持导线效能抑是需要克服的壁垒。Intel 4 采用新的金属配方称之为强化铜
（Enhanced Cu），使用铜做为导线、接点的主体，取代 Intel 7 所使用的钴
外层再使用钴、钽包覆；此配方兼具铜的低电阻特性，并降低自由电子移动时撞击原子使
其移
进而让电路失效的电迁移（electromigration）现象，为 Intel 3 和未来的制程打下基
础。
光罩图案成像至晶圆上的最重要改变，可能是在于广泛的使用 EUV 来简化制程
英特尔不仅在现有良好解决方案中的最关键层使用 EUV
而且在 Intel 4 的较高互连层中使用 EUV
以大幅度减少光罩数量和制程步骤。其降低制程的复杂性
亦同步替未来制程节点建立技术领先地位及设备产能
Intel 将在这些制程更广泛地使用 EUV
更将导入全球第一款量产型高数值孔径（High-NA）EUV 系统。
来源 https://www.cna.com.tw/news/afe/202207040280.aspx
XF编译 https://www.xfastest.com/thread-263928-1-1.html
真正的重返荣耀