※ 引述《oopFoo (3d)》之铭言：
: https://i.imgur.com/w5YuSb9.jpg
: 没有第三颗的空间，想要超过16c只能从Zen4c方面想办法。
:
: Zen4成本会非常的高，板子也会很贵（堆料堆满），ddr5到年底应该也不会跟ddr4一样便宜。
:
: Zen4拼频率拼成这样，跌破大家眼镜。dc，笔电都是省电比频率重要，Zen4的设计理念令人疑惑，5ghz真的是魔戒吗？
部份前文恕删
老实说在CCD Die Shot出来之前
我对CCD的乳摸没啥兴趣就是
但我对新的IO Die比较有兴趣
因为真的变太大了
https://i.imgur.com/4WacHI9.png
: 推 fu1vu03 : IO DIE制程少一半 体积一样大 49.159.147.231 05/24 20:04
发文前看了一下COMPUTEX的YOUTUBE影片
我觉得是AMD相较于目前GF 12nm IO Die
塞了更多东西进去的关系
: → ShimaKazuya : 当然一样大，不然内显要塞哪里 101.9.133.196 05/24 20:08
: 推 ltytw : 2CU又没多少 125.224.93.133 05/24 20:11
: → ltytw : 那些面积大概是别的东西吧? 125.224.93.133 05/24 20:12
: → AreLies : PCIe也要面积的 122.117.70.8 05/24 20:14
: → AreLies : IO要提升 但是IO也吃DIE面积 122.117.70.8 05/24 20:15
: 推 rock0807 : 新的IOD有含内显阿 223.137.93.132 05/24 20:52
老实说多了内显
跟一些杂七杂八的
会比很多人想像中的占了更多的Die Size就是了
举个例子来说
这个是AMD Zen2 APU Renoir的Die Shot
https://i.imgur.com/JfaAcTb.jpg
来源一样是伟大的大神 Fritzchens Fritz
https://www.flickr.com/photos/[email protected]/albums
可以从图片看到
相较Matisse跟Vermeer这种纯CCD + IOD的配置
APU的中间偏右上区块那8条横的矩形面积
除了是多出来的VEGA的CU部份以外
还能看到紧靠CU右边边缘的ROP、上下各占一小块的Cache
跟下方很占Die Size的ASIC，像是影像的编、解码器
以及显示输出的控制器跟PHY
跟这些附属建物(?)相比
VEGA 纯CU部份所占的面积，真的是小巫见大巫了
刚才打到最后要送出时
才发现很早以前已有高手已经画好区域图
比较详细且清楚的区域图，可以去techpowerup看
Reference:
https://www.techpowerup.com/268747/amd-renoir-die-annotation-raises-hopes-of-desktop-chips-featuring-x16-peg
缩网址:
https://tinyurl.com/2p83963h
再参考这次苏妈在Computex上的影片
https://i.imgur.com/FjXzLrx.jpg
IO的部份从之前的DDR4 → DDR5
PCIe 4.0 → PCIe 5.0
USB 10Gbps → 20Gbps 14个
还多了Wifi 6e
由于USB没写清楚从CPU的直通部份给几个
但我猜应该至少比上一代的Vermeer给4个 USB 10Gbps还多
再加上4个Port的显示PHY...
我的感想是
这次IO Die真的塞了一大堆东西进去
除了CCD以外，应该都全包了
感觉AMD真的铁了心要把CPU当SoC
跟Intel的设计风格真的愈差愈多了
只是因为频率提升及加了PCIe 5.0进去
那个Infinity Fabric应更会更占位子
再加上AMD在设计上，是把CCD跟IOD互连的部份
以及CCD跟显示芯片互连的部份
全都是用Infinity Fabric相连
所以那个Die Size会变大真的不是很意外
但我总觉得AMD应该有额外塞了一些，
表面上没看到的东西进去
像这个是Zen2 Matisse IO Die
https://i.imgur.com/cs7rr2f.jpg
没含内显的IO Die，外圈那圈
扣除很明显的内存控制器跟CPU相连的IF
就已经被剩下外围那圈USB相关的部份占了不少空间
所以我在想这次应该有塞了其他东西进去
不然以这颗IO Die的面积，对照GG 6nm的价格来说
我怎么想都觉得那颗IOD应该便宜不到哪边去...
已经快是Matisse CCD的两倍大了
故意设计这么大一颗IO Die，应该有其道理才对....