AMD 新影片说明使用 3D V-Cache 技术的 Zen 3+ 架构
sinchen sinchen · 2021-06-11
AMD 借由 YouTube 影片来说明新的 3D V-Cache 技术与即将到来的 Zen 3+ 处理器。
AMD 在 COMPUTEX 2021 发表 3D V-Cache 技术采用 TSMC SoIC stacking 堆叠技术，让
芯片可往 Z 轴堆叠而非只能增加 X 轴的面积。而当时展示的是 Ryzen 9 5900X
12-Core 处理器的原型，并在每个 CCX 当中增加 64 MB L3 cache 快取，基本上就是增
加 CPU 的 3 倍 L3 快取量，更可增加游戏 FPS 约 15%
而 AMD 并非采用 microbump 的堆叠技术，而是将上层的 L3 cache 与下层的 CCX 核心
对齐，直接采用 TSVs (Through Silicon Vias) 通孔连接；而为了达到这设计，AMD 将
CCX 芯片上下颠倒，并消除多余的 silicon 后直接堆叠 3D V-Cache 裸晶。
最终可让 CPU 存取 L3 快取的时间缩短，借由 zero-gap 的堆叠，让核心存取 Z 轴快取
比起以往 X 轴的快取还快，通过这点达到功耗优化、提升效能；有兴趣的玩家可参考
AMD 影片。
https://www.youtube.com/watch?v=Uh3WobaaP70
https://news.xfastest.com/amd/96293/amd-3d-v-cache-zen-3/