https://tinyurl.com/4bay94m3
AnandTech上 Dr. Ian Cutress 针对苏妈在Computex Keynote演讲揭露的新科技
与台积电共同开发的3D V-Cache technology的介绍与分析
技术简介:
1. 这项科技是将cache以3D堆叠在上方 让每个核心可以拥有的cache增加
以目前的Ryzen 5900X做展示 原先每个chiplet可以有32MB的cache
在上方堆叠64MB的Cache后就有96MB的cache
12核/16核的处理器因为有两组的chiplet 全部将会有192MB的cache
2. 5900X+这项技术的样品游戏效能展示平均能增加15%的FPS (四款游戏平均)
AnandTech的分析:
1. 当尺寸微缩越来越艰难时，未来表现会越来越需要这样的新设计来提升效能
2. 没有预料到AMD会在此时做这样的宣布，AMD与台积电合作3D Fabric已有一段时间，
但没有想到这么快就会看到桌上处理器的样品
3. 这明显是台积电3D Fabric里的SoIC Chip-on-Wafer，台积电已经展示过12层的技术，
这边只用了2层，但台积电展示用的是non-active layers。这样堆叠的疑虑是散热，
而cache适合这样堆叠，因为不会增加太多散热的需求。
4. AMD和Intel在3D堆叠的方式有了分岐，AMD用的是硅穿孔(Through Si Via, TSV)
Intel用的是microbumps。TSV与microbumps相比，AMD可以拥有比较高的频宽传输和
较佳的功耗。Microbumps做为chiplet的连结，会耗费较多体积与电力，但也让Intel
可以把逻辑单元同时放在上下两个die。通常会喜欢把logic放在上方的die以利散热
，但把逻辑单元拉离载板也意味着需要由下往上做电力传输。为了把两种技术的优点
结合，现在Intel和TSMC都有类似的计画要把microbumps和TSV融合在一起。
5. 如果AMD也是用7nm制程做上方的cache，经计算每个处理器将会需要多45%的晶圆面积
，在芯片短缺如此严重之际，可能会影响AMD愿意采用这样设计的产品数。因此AMD
说会先在"最高端"的产品应用这项科技。
6. 在效能进步方面，cache的增加会帮助游戏表现，但是在其他应用方面就没有太大帮助
。这可以从Intel的Broadwell处理器测试看出，其具有128MB的L4 cache，但只在游戏
和压缩/解压缩上有明显进步。AMD以后怎么在游戏以外的应用卖这个技术将很有趣。
7. 最后是时间轴，AMD说运用这项技术的产品将在年底量产，但这不确定会不会是Zen4
。Zen4用的是5nm制程，而AMD展示堆叠的cache是7nm制程。AMD是要7nm+7nm还是5nm+
7nm目前还不知道，但作者推测AMD也许会把这项技术应用在比目前Ryzen桌面处理器
更高贵的处理器。