采用三星5nm制程的高通骁龙X60基频已经发表，台积电下半年亦将采用5nm（N5）为苹果
代工A14、为华为代工Kirin 1020等芯片
显然，此对于仍在打磨14nm并在10nm供货能力挣扎的Intel而言似乎并不利。
不过，Intel早于2017年就撰文抨击行业内关于流程节点命名的混乱，时任制程架构和集
成总监的Mark Bohr
呼吁晶圆厂们建立一套统一的规则来命名先进制程，例如电晶体密度。而若以此项标准来
看的话，Intel的10nm甚至比竞品的7nm还要优秀。
后来，坊间的挺Intel派喊出三星、台积电是”假7nm”的话语。
对此，台积电全球行销负责人-Godfrey Cheng于AMD Webinar活动时回应，自0.35μm（
350nm）开始
所谓的制程数字就不再真正代表物理尺度了。其解释，7nm（N7）是一种行业标准化术语
而已
之后还有N5等等，而其同样认为”需要寻求一种全新的、对制程节点不同的描述化语言”
。
若照Intel的建议，以逻辑电晶体密度（MTr/mm2 ，每平方公厘的百万电晶体数）来作为
定义制程节点的指标
将扫描触发器和NAND2密度考虑进去，同时报告SRAM单元规模。
来源
https://news.mydrivers.com/1/674/674272.htm
XF编译
https://news.xfastest.com/others/76995/intel-tsmc-7nm/
一个奈米 各自解读