※ 引述《Newsancai (New)》之铭言：
: 根据这篇报导
: intel大概会被AMD打趴
: 虽然i3提升到4C8T
: i5提升到6C12T
: i7 8C16T
: 但是Cache并没有跟着提升啊
: R7 3700X的cache都有36M了
: 10代i7才16M
: 如果这消息属实
: 只能说intel会很长时间爬不起来
*[1;31m→ *[33mmikapauli *[m*[33m: 那为什么不是越做越大，反而比以前的处理器 少？ *[m 12/30 12:43
根据经验讲一下，不保证完全正确。
L1/L2/L3/DRAM/Block device一层一层各司其职。如果那一层又快又大又便宜，下一层马上就消失在市场上了。
L1在pipeline旁或者算在pipeline里，对IPC影响最重，因为要跟上pipeline的速度。加大可以啊，clock上的去？
L2算是想平衡又快又大这两点，x86系统应该也是单core独享一个L2。L1 miss再到L2拿也才多几个clock，算可接受。
L3应该就是所有的core共享L3了，也是几个clock可以拿到。所以它非常常常的大，3950做到64M了。然后14nm++++++++只能做到… 算了…
64M很大吗？靠夭的大！很大是要把die的布局摊开看，扣掉GPU/CPU，怎么这么大片的空间塞cache啊… 啊你知道加大L3成本直线上升就算了，cache是die里面最容易挂掉了，愈加愈大良率就掉很快。
以上在cpu内。
出cpu就是到DRAM了，一次延迟就是几百个clock卡住不能做事。所以啦，各种软硬件的设计都想解决这个问题，HT也有点能解这个问题。目前到几G，但是超大PS图档或是server等级几万个thread，几G还是有可能不够用。
以上volatile。
再来就HD/SSD，也就是non-volatile，单位几T。还可以用swap解决RAM不够大的问题。但swap配上HD的延迟真的很…
另外STD也会把DRAM的资料以及CPU状态先存在HD再关机，下次开机后才可以快速restore DRAM资料。
所以L3->DRAM->HD等级从MB->GB->TB。
啊反正就是IPC要高，价格要低这两个平衡点在那拉距。
结论就是，All in GG相信AMD！