PCIe 4.0产品正在纷纷问世，但是下一代PCIe 5.0已经迫不及待地走来
标准规范刚刚完成不到半年的它，已经得到了一批产品和技术的采纳
譬如Intel 10nm Agilex FPGA，比如CXL、CCIX、 Gen-Z高速互连标准。
近日芯片开发工具和硅片IP大厂Synopsys展示了自己的PCIe 5.0 CXL、PCIe 5.0 CCIX方
案
这也是PCIe 5.0首次公开。CXL、CCIX都是芯片间的互连协议
用于连接处理器和各种加速器(标量/矢量/矩阵/空间等架构)
并保持低延迟的内存和快取一致性，都针对异构计算架构。
CXL 1.0/1.1、CCIX 1.1版本都导入了PCIe 5.0，利用其单链路32GT/s高频宽的优势
并原生支援不同的链路频宽。
Synopsys最近推出的DesignWare CXL IP方案可采用16nm、10nm、7nm制程，支援16个PCIe
链路
包括CXL 1.1控制器、硅验证的PCIe 5.0控制器、硅验证的32GT/s PHY物理层、RAS、VC验
证IP
DesignWare CCIOX 1.1 IP方案尚未正式发布，不过从展示来看，其功能已经完备，PCIe
5.0已经很好地融入其中。
两套展示方案都采用FPGA和特殊设备，而没有使用真实的芯片，所以还只是功能上的展示
距离实际产品尚还需要一些时日，但这无疑表明PCIe 5.0会比我们想像的来得更快。
来源
http://news.mydrivers.com/1/651/651286.htm
XF编译
https://www.xfastest.com/thread-234483-1-1.html
Intel : 4.0 无用 因为我要出5.0标准
超高速SSD 就是爽