(标题太长 改了一下标题 连结有专利图示 原文如下)
https://www.coolaler.com/threads/amd-3d.355950/
随着半导体制程的升级难度越来越大，进度越来越缓慢，台积电的7nm制程开发成本已经
超过了30亿美元，接下来的5nm制程预计要超过50亿美元，在平面上想提升晶体管密度这
事情已经变得相当有挑战性，3D堆叠制程可能是解决这问题的一个好方法，结构简单的
NAND 已经大面积转向3D堆叠制程了，HBM 内存也是利用3D堆叠制程生产的，但是3D堆
叠制程也不是万能的，散热就是3D堆叠制程要面临的一大难题，层数越多热量堆积就越严
重，AMD 近日申请的一项专利就有可能解决这一问题的。
AMD 这一专利的就是在3D堆叠的逻辑层和储存层之间插入一片 TEC 热点效应散热模组，
也就是半导体制冷器或温差制冷器，它利用帕尔贴效应，由N 、P型材料组成一对热电偶
，当热电偶通入直流电流后，因直流电通入的方向不同，将在电偶结点处产生吸热和放热
现象。
而这个现像是可以根据电流的方向而反转的，也就是说可以根据传感器反馈的结果，都可
以利用热电偶把热量从较高的那一端转移到温度较低的一端，让热量分布更为平均，这一
专利在任何 3D 堆叠生产的芯片上都相当实用，然而这一过程是会产生额外的发热的，也
会带来额外的功耗，所以这一专利是否真的有用还得等实际产品出来再说。