7nm Zen2 架构、L3 Cache 增加一倍
AMD 64 核 EPYC 处理器 SiSoft 数据库现身
https://goo.gl/dkrvRu
AMD 在本月初举行的 “Next Horizon” 发布会上公布了更多有关于 7nm 产品的细节，
根据 AMD 的路线规划 7nm 工艺将会率先用于服务器处理器之上，首款将会是代号 Rome
的 EPYC 系列处理器，当中最高 64 核心的型号最新就在SiSoft Sandra 数据库中首度现
身。
根据 SiSoft Sandra 数据库的资料显示，测试平台采用了两组全新的 Rome 系列处理器
工程样本，编号为“2S1404E2VJUG5_20/14_N”，拥有 64 核心、基础时脉为 1.4GHz、
Boost 时脉为 2.0GHz。
缓存方面，这款 64 核心的处理器拥有 32MB L2 Cache 缓存 (64 x 512KB)、128MB L3
Cache 缓存，每 CCX 共享16MB L3 Cache，64 核心即可提供 128MB，相比 Zen 及 Zen
+ 架构在 L3 Cache 高出两倍，将可提高数据传输及处理速度。
AMD 在较早前已确认全新的 EPYC Rome 系列服务器处理器将使用 8 个 7nm CPU chiplet
，并连接到大型 I/O die，每个 chiplet 容纳 8 个核心及 16 个线程，即处理器最高可
达成 64 核心、128 线程，与当前的 AMD EPYC 处理器相比，每插槽的运算性能提高一倍
，在 Floating Point 浮点性能提升高达 4 倍，同时 EPYC Rome 系列处理器还可以提供
更快的 8 通道 DDR4 内存通道，从而实现更高的频宽。
因此，在采用 EPYC Rome 系列处理器的双插槽服务器中，最多可组成 128 个核心及
256 个线程，同时 EPYC Rome 也是第一个 PCIe 4.0 的处理器，可为每个通道提供双倍
的频宽。
据了解，全新 7nm EPYC Rome 处理器目前正在客户验证阶段，将在 2019 年正式发布，
相信新产品能为 AMD 带来“非常有竞争力的地位”，在 EPYC CPU 的帮助下，AMD 有望
能够在服务器处理器市场中取得双位数的市占。
C52表示: