[情报] verilog 时段

楼主: obrightness (Rx)   2013-10-08 23:59:18
交换电路与逻辑设计有Verilog lab的教学
因为电脑教室电脑有限,所以要错开班次,
请大家利用预选系统选择自己可以的时段(排序)
实验时段是11/18~11/22, 11/25~11/29 周一到周五每天的18:00~20:30
每个时段最多30人(因为电脑教室电脑不够多),地点是电二130电脑教室
预选系统: http://ntuee.org/course
开放时间为10/11~10/15
请同学记得在指定时间至预选系统选择时段,谢谢
系学会学术部 资讯部

Links booklink

Contact Us: admin [ a t ] ucptt.com