※ 引述《freedom76912 (KHAKI)》之铭言：
: Maximum P+ diffusion to nearest N+ pick-up spacing (inside N-Well) is 20um
: (I/O, RAM, ROM, capacitor and diode are expected)
: 烦请知道的同学解惑(拜求)
以下是助教的回信
画PMOS的时候 P difussion画D,S端 画完用Pimp框住
N difussion画B端 用Nimp框住
最后再用N-well把PMOS全部围起来 DRC rule才会认得到PMOS
(subtrate本身是P-well 所以NMOS不用另外再围N-well layer)
我猜这个问题最有可能是 没有用N-well把PMOS整个围起来的可能性较大 !!