联发科：自主架构未必带来最佳效能 独立元件更显优势
2018-03-01 11:22杨又肇
在此次MWC 2018期间，联发科实际展示旗下针对中阶旗舰市场打造的
Helio P60处理器，同时强调整合专属NeuroPilot人工智能技术架构
，让处理器可借由CPU、GPU与APU发挥深度学习应用效果。此外，在
处理器核心切换运作时所采用的新版CorePilot 4.0技术，更可让处
理器能自动针对温度、效能取得平衡，进而在整体电池使用效率相比
先前处理器版本提升12%，在重度运算负载之下甚至能增加25%电池续
航力。
就目前联发科处理器设计方向，基本上还是以ARM基础架构为设计，
并且采用本身软件技术进行优化，借此达成软硬件整合效果。相比
Qualcomm等处理器厂商采用自主架构设计作法，联发科依然认为或许
在特定需求会有其效果呈现，但整体来看的实质效果差异并不算大，
因此仍会维持现行处理器设计理念。
针对装置端的人工智能技术应用，联发科则认为借由独立人工智能运
算元件将能带来更高处理效率，例如此次展示的相机对焦功能，其中
采用现有软件与处理器硬件架构形成的运算效果，在人脸位置捕捉速
度相对显得缓慢 (应该就是Qualcomm处理器)，另一款则是借由独立
处理元件协助加速判断对焦位置 (应该就是苹果)，而Helio P60透过
额外搭载的人工智能算子件 (APU)，配合预先建立的数据库与持续
学习效果，即使人脸出现配戴墨镜、以手遮蔽部分脸庞，或是朝向不
同方向，都能让相机在即短时间内正确捕捉人脸位置。
就联发科看法认为，额外搭载一组人工智能算子件虽然会造成成本
增加，同时也可能产生更多电力损耗问题，但在运算速度提升所带来
优势却是更为明显，因此认为这样的作法将是未来发展重心。联发科
在端点运算所采用策略与华为、苹果相同，但与Qualcomm强调借由既
有硬件架构与软件达成相同人工智能运算成效，同时也不受独立运算
元件设计限制应用的想法相左。
不过，联发科强调旗下人工智能算子件采开放架构设计，将可相容
绝大多数学习框架与人工智能应用软件，因此即便套用在不同应用层
面，仍有相当好的学习与加速成效表现，同时在效率与成本之间也能
取得良好平衡。
借由CorePilot 4.0技术让电力损耗控制更精准
但由于导入装置端的学习应用与独立人工智能算子件运作需求，确
实也会造成装置端的电力损耗增加，因此这次在Helio P60处理器导
入的CorePilot 4.0技术更显得重要。
从联发科说明指出，CorePilot 4.0技术可让处理器能自动针对温度
、效能作平衡，相比现有Helio P系列处理器约可提升12%电力使用效
率，同时在重度运算负载之下甚至能增加25%电池续航力，虽然并非
针对处理器运算效率进行最佳化，但却能让处理器能更细微管理电力
损耗，即便装置端进行深度学习时也能更能让电力使用更有效率。
Helio P60预计第二季内应用在更多终端装置
Helio P60采用台积电相对成熟的12nm FinFET制程技术量产，联发科
更强调Helio P60将可发挥接近10nm制程的运算效能，分别采用4核心
Cortex-A73与4核心Cortex-A53构成“4+4”非对称架构设计，并且搭
载Mali-G72 MP3 GPU，整体效能约可贴近Helio X30。
此外，借由NeuroPilot人工智能技术架构设计，则可让处理器内部
CPU、GPU与APU形成深度学习应用效果，并且支援TensorFlow、TF
Lite，以及Caffe、Caffe 2等常见深度学习框架，同时也支援
Google Android NNAPI标准，让装置端更容易借由深度学习提升端点
运算效率。
根据联发科说明，Helio P60相比前一代版本约可节省18%电量，并且
支援8GB LPDDR4X内存，支援对应零快门、30fps影像记录的3200万
画素感光元件，若采用1600万画素感光元件更可对应高速拍摄效果，
同时也支援1600万画素搭配2000万画素的组合，借由新版硬件景深引
擎提升3倍的演算效率。另外，Helio P60分别支援4G双卡双VoLTE，
对应2×2 CA的Cat.13下行速度，以及Cat.7上行的传输速度，另外也
支援支援包括Wi-Fi 802.11ac与蓝牙 4.2等连接功能。
联发科预计将会在今年第二季内与合作伙伴推出搭载此款处理器的终
端装置。
https://udn.com/news/story/10857/3005848
P60这颗处理器大家都很熟啦，这篇文章也提到联发科暂时不会搞所谓自主架构
以目前看起来的话，主要在搞的应该就是高通跟三星吧，想必是要投入更多成本