大家好，小弟目前在实验室做论文内容时遇到一些问题
我的研究需要用到FPGA版烧录自己的硬件设计
在前几个月我测得的其中一项跟时脉误差有关的波形是有符合我参考的某几篇论文的波形
但是最近同样的设计测出来却发现波形跟原本的不一样
感觉是FPGA版的某个部分坏掉了
会这么推测的原因是因为有天我毕业的学长跟我说那块FPGA版的盒子有"ESD weak"之类的
标注
也就是说那块FPGA版可能静电防护没有做得很好
而我们以前不知道所以都一直用手直接碰版子
我们把这个现象跟教授说明之后他觉得是我的硬件设计有问题，不是FPGA版坏了
(我们实验室主要是做通讯的算法，对于如何测量FPGA版是好是坏完全没有概念)
也有可能是因为那个板子一块要十几万所以老师不想承认这件事
而我没办法证明也不知道要怎么证明板子坏了
目前就是像无头苍蝇一样一直跟教授讨论我的硬件设计哪里有问题
每次修改完performance一点都没有改善
想请教各位有什么方法能够提出证据证明板子坏了？
或是有什么好的建议让教授不要一直钻牛角尖在修改电路上
快到口试的季节了小弟每天都因为这件事感到无力
谢谢大家