[姆咪] 硬农

楼主: FlowerKnight (美少女花骑士)   2019-06-03 12:47:35
verilog丢下去合成的时候
都在干嘛
还是一律都下班前才丢
作者: siscon (laisan)   2019-06-03 14:37:00
logic synthesisRTL转成萝集扎

Links booklink

Contact Us: admin [ a t ] ucptt.com