小弟是刚踏入PLL这块领域的新手
不好意思 想跟板上各位前辈大大们请教一下
小弟想要用simulink来模拟确认PLL的参数
所以使用了很简易的PFD/CPPLL的model
但是模拟的过程中产生了一些问题想跟各位大大讨论一下
这是我的整个Block图


然后这是我的参数


但模拟之后的结果变成这样
VCO的输出结果


发现一开始就产生了很大的突波
即使锁住之后过一阵子还会产生
往前面的BLOCK查
上面是Vcont下面是Ip


上图放大之后来看


感觉应该是Ip的pulse width太宽所导致?!
把VCO拉回来的讯号和reference相比


发现应该是我VCO输出的pulse width 太宽所导致
而且发现我VCO的输出变成了-1~1的方波
不过我的PFD是trigger 触发的这样应该没什么影响吧 ?!


因为考虑到可能是pulse width的问题
所以想说把reference signal的pulse width随便改改看


我把原本的50%改成30%
结果VCO的输出变这样


感觉好了很多 但后面又开始跳了
前面的波型放大后感觉很完美


看看前面的Block
一样上面是Vcont下面是Ip


前面的部分还好 可后面又跟之前一样了
补个突出部分的比较图


爬文爬PAPER爬了很久真的想不出来突起来的波型到底是什么原因造成的
而且照理说这只是参数上的运算应该不会有那些mismatch或dead zone的情形产生才对....
希望可以跟版上各位前辈先进请教一下
小弟的错误到底出在哪里QQ m(_ _)m